[发明专利]一种阵列基板及其制备方法、显示装置

说明书

技术领域

本发明属于显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。

背景技术

树脂材料介电常数低，平坦性好，透过率高，故可作为阵列基板中各绝缘层的材料，以降低各结构间的电容。但树脂层厚度大，故其中树脂过孔的端差也大，由此在其后各层的光刻工艺中，树脂过孔处的光刻胶比其他位置更厚，难以被完全去除，刻蚀后易出现膜层残留，影响产品结构，造成显示不良。

例如，图1示出一种现有的阵列基板在形成像素电极后的结构示意图。图1中的像素电极19为两个相邻子像素中的像素电极19，过孔18左边为一个独立的子像素的像素电极19，过孔18右边为相邻的另一个独立的子像素的像素电极19，其中，薄膜晶体管的漏极15位于树脂层16下方，而树脂层16上方有钝化层17，钝化层17中需通过光刻工艺形成过孔18(位于树脂过孔中)，以使位于钝化层17上的像素电极19与漏极15导通。光刻工艺的第一步是涂布光刻胶，如图2所示，树脂过孔处的光刻胶10厚度(在2.2～4.2μm)比其他位置的光刻胶10厚度(在1.3～1.5μm)更大；在用掩膜板3对光刻胶曝光时，如图3所示左侧的图，像素区1树脂过孔中的光刻胶10容易曝光量不足，不能被完全除去，而如其中右侧的图所示，该工艺条件下非像素区2的光刻胶10已经曝光充分，形成相应形状；如图4所示，在后续刻蚀工艺中，树脂过孔处残留的光刻胶10下的钝化层17被挡住，故不能被刻蚀，从而造成钝化层17的过孔18偏小甚至缺失，无法形成所需结构。类似的，如图5所示，在形成像素电极19时，树脂过孔中的光刻胶102若不能被完全除去，则会造成部分像素电极的材料不能被除去，从而导致相邻子像素中的像素电极19相连，无法得到独立的像素电极19，如图6所示。

当然，阵列基板还可包括薄膜晶体管(图中未示)、基板11、栅极绝缘层13，栅极22等其他结构，在此不再详细描述。

发明内容

本发明针对现有的阵列基板树脂过孔处的光刻胶比其他位置更厚，难以被完全去除的问题，提供一种阵列基板及其制备方法、显示装置。

解决本发明技术问题所采用的技术方案是：

一种阵列基板，包括多个薄膜晶体管和具有至少一个树脂过孔的树脂层，所述薄膜晶体管包括源极、漏极、栅极、有源区，至少部分树脂过孔处的树脂层下方设有用于降低树脂过孔处端差的端差调整层。

优选的，所述阵列基板包括像素区和非像素区，所述像素区中设有所述树脂层，并具有树脂过孔，所述像素区的树脂层的树脂过孔处设有所述端差调整层。

优选的，所述漏极设于像素区中且被树脂层覆盖，漏极上方的树脂层中设有树脂过孔，所述端差调整层位于漏极下方，且端差调整层与漏极在基板上的投影至少部分重合。

优选的，所述像素区中从下到上依次设有栅极绝缘层、漏极、树脂层、钝化层、像素电极，所述端差调整层设于栅极绝缘层与漏极之间。

优选的，所述端差调整层与漏极在基板上的投影完全重合。

优选的，所述树脂层由感光树脂或非感光树脂构成。

优选的，所述树脂层厚度为1.2～3.0μm。

优选的，所述端差调整层与有源区同层。

优选的，所述端差调整层与栅极同层。

优选的，所述端差调整层厚度为0.2～0.35μm。

本发明还提供一种阵列基板的制备方法，包括以下步骤：

形成栅极的步骤，

形成有源区的步骤，

形成源极、漏极的步骤，

形成具有至少一个树脂过孔的树脂层的步骤，

以及形成至少部分树脂过孔处的树脂层下方的端差调整层的步骤。

优选的，所述形成有源区的步骤与所述形成源极、漏极的步骤非一步形成。

优选的，所述形成有源区的步骤与所述形成至少部分树脂过孔处的树脂层下方的端差调整层的步骤为一步形成。

优选的，所述形成栅极的步骤与所述形成至少部分树脂过孔处的树脂层下方的端差调整层的步骤为一步形成。

本发明还提供一种显示装置，包括上述的阵列基板。

其中，本发明的阵列基板尤其适用于各种显示装置，尤其适用于高分辨率的显示装置。

本发明的阵列基板在树脂过孔处的下方设置端差调整层，以有效减小树脂过孔处的端差，后续各层进行光刻工艺时，此处光刻胶厚度与其他位置的高度差减小，有利的改善树脂过孔处端差大造成的钝化层过孔波动，有效避免像素电极金属残留的问题。本发明的阵列基板适用于各种显示装置，尤其适用于高分辨率的显示装置。

附图说明