[发明专利]具有交错的垂直栅极的3D NAND非易失性存储器

说明书

一种存储器装置包括数个叠层的导电条、位于数个叠层的导电条上面并正交于数个叠层的导电条的字线、垂直栅极柱以及控制电路。字线电性耦接至垂直栅极柱，用于作为控制这些叠层的导电条中的电流流动的栅极。字线包括彼此相邻的第一字线及第二字线。垂直栅极柱在这些叠层的导电条之间。垂直栅极柱包括电性耦接至第一字线的第一组垂直栅极柱以及电性耦接至第二字线的第二组垂直栅极柱。第一组垂直栅极柱相对于第二组垂直栅极柱交错。控制电路控制字线作为栅极以控制这些叠层的导电条中的电流流动，并控制非易失性存储器操作。

技术领域

本发明涉及高密度存储器装置，特别是涉及存储器装置，其中多个平面的存储单元被配置以提供一种三维3D阵列。

背景技术

图1为一种具有数个具有固定间距的垂直栅极的3D垂直栅极存储器阵列的一部分的布局视图。以后续附图的观点而言，可更进一步理解此布局视图。字线2、4及6延伸横越过3D垂直栅极存储器阵列的上表面。字线2、4及6电性耦接至延伸进入页面的垂直栅极柱(例如垂直栅极柱8、10、12、14及16)。耦接至相同的字线的垂直栅极柱，通过介电柱(dielectric column)(例如介电柱18、20、22、24及26)而与电性耦接至一邻近字线的垂直栅极柱能电性隔离。

导电条28、30、32及34为在导电与介电条之间交替的一叠层条中的顶端条。流经导电条28、30、32及34的电流由延伸导电条的长度的各个箭号所显示。在延伸进入页面的方向中，每个叠层条在导电与介电条之间交替。

垂直栅极柱施加偏压以控制导电条(例如导电条28、30、32及34)中的电流流动。垂直栅极柱也控制其他导电条中的电流流动，在图中看不见但更深地被安置在这些叠层条中(更深地往延伸进入页面的方向)。

电荷储存结构(例如电荷储存结构36、38、40、42、44、46、48及50)被安置与这些叠层条的两侧相邻。电荷储存结构的一实施例为氧化硅-氮化硅-氧化硅。储存于电荷储存结构的接近部分的电荷，通过邻近的垂直栅极柱而改变待施加于其上的偏压，以便形成在导电条的接近部分中的电流流动。

每个存储器装置为一双栅控装置(double gated device)。栅极位于用于作为一通道的导电条的每一侧。一电荷储存结构也位于用于作为一通道的导电条的每一侧，位于中间的导电条与导电条的每一侧的每个栅极之间。

电性耦接至一第一字线的垂直栅极柱，与电性耦接至一与第一字线相邻的第二字线的垂直栅极柱对准。类似地，在一特定字线的一第一侧的介电柱，与在特定字线的一第二侧上的介电柱对准；第一侧与第二侧位于特定字线的相反侧。字线只被安置在垂直栅极柱上面，而未被安置在介电柱上面。在电性耦接至对准列的垂直栅极柱的字线之间所产生的大间隙，表示一对于存储器密度的设计限制。

研发人员将期望增加三维集成电路存储器的存储器密度。

发明内容

本发明的一个实施方式为一存储器装置，包括多个叠层的导电条、位于多个叠层的导电条上面并正交于多个叠层的导电条的多条字线、在多个叠层的导电条之间的多个垂直栅极柱以及控制电路。

多条字线电性耦接至多个垂直栅极柱，这些垂直栅极柱用于作为控制多个叠层的导电条中的电流流动的数个栅极。多条字线包括彼此相邻的一第一字线及一第二字线。

多个垂直栅极柱包括一电性耦接至第一字线的第一组垂直栅极柱，以及一电性耦接至第二字线的第二组垂直栅极柱。第一组垂直栅极柱相对于第二组垂直栅极柱交错。这种交错导致一蜂巢图案。

控制电路控制多条字线作为数个栅极，以控制多个叠层的导电条中的电流流动，并控制数个非易失性存储器操作。