[发明专利]存储器元件

说明书

本发明公开了一种存储器元件，包括一半导体本体、在半导体本体中的一第一终端、围绕于第一终端的一通道区域，以及围绕于通道区域的一第二终端，半导体本体具有一第一导电类型，第一终端具有一第二导电类型，通道区域具有第一导电类型，第二终端具有第二导电类型。一连接器是与第一终端接触，且可连接至一上覆图案化导线中的一位线。存储器材料是配置在通道区域之上，且可包括一介电电荷储存结构。一控制栅极围绕于第一终端，且配置在存储器材料之上。一导电线围绕于控制栅极，且与第二终端接触。控制栅极与导电线可为环形(ring shaped)。

技术领域

本发明是有关于一种存储器元件，尤其是在电荷诱捕闪存中的存储器单元的可靠度设计。

背景技术

在电荷诱捕闪存中，浅沟道隔离(Shallow Trench Isolation，STI)边缘的边缘场效应可能会在一近平面结构、一本体接触的鳍状物场效晶体管(body-tied FinFET)结构、一自我对齐的浅沟道隔离结构以及一环绕式栅极薄膜晶体管结构中发生。浅沟道隔离边缘的边缘场效应在电荷诱捕闪存的程序设计期间可能会产生异常的次临限电流。边缘的边缘场效应会降低隧穿氧化物电场(tunnel oxide electric field)，改变编程/擦除(P/E)速度，导致大的元件差异，且降低增幅步阶脉波程序(Incremental-Step-PulseProgramming，ISPP)的斜率。因此，当电荷诱捕闪存相应地缩减之下，浅沟道隔离边缘的边缘场效应降低了电荷诱捕闪存的可靠度，包括三维闪存。

期望提供一种更为可靠的电荷诱捕闪存的存储器单元结构，包括NAND闪存及NOR闪存。

发明内容

描述包括一环形栅极或包括围绕于作为源极或漏极的一终端的栅极的一存储器单元结构，其可在一平面基板上方不具有沟道隔离的一阵列当中来实现。存储器单元结构可包括一个或多个存储器单元。存储器单元结构可用来提供具有优异的数据保持特性的存储器单元。存储器单元结构的阵列可以具有不同结构的一高密度阵列的存储器元件来配置在一集成电路基板上方，并被部署来提供一高保持的存储器区块，以与高密度的存储器相配。

一存储器元件包括具有一第一导电类型(例如为p型)的一半导体本体、在半导体本体中具有一第二导电类型(倒如为n型)的一第一终端、围绕于第一终端且具有第一导电类型的一通道区域，以及围绕于通道区域且具有第二导电类型的一第二终端。一连接器是与第一终端接触，且可连接至一上覆图案化导线中的一位线。存储器材料是配置在通道区域之上，且可包括一介电电荷储存结构。

一控制栅极围绕于第一终端，且配置在存储器材料之上，其依序配置在半导体本体中的通道区域之上。一施加至控制栅极的电压可改变通过通道区域在写入、读取及擦除包括控制栅极与通道区域的一环状栅极存储器单元的操作所需的电流。一导电线围绕于控制栅极，且与第二终端接触。控制栅极与导电线可为环形。

半导体本体可包括具有第一导电类型的一拾取终端以及与拾取终端接触的一连接器，拾取终端位于导电线之外。在第一及第二终端之间的半导体本体可为平面的(亦即没有蚀刻的边缘)。在某些实施例中，在第一及第二终端之间的半导体本体中，不具有绝缘体所填充的沟道。

存储器元件可包括一第二通道区域在半导体本体之中，其围绕于第一所述的通道区域，并位于导电线的内侧，存储器元件还可包括一第二栅极，其围绕于控制栅极，并位于第二通道区域之上。

存储器元件可包括多个同心通道区域以及多个同心栅极，此些同心通道区域围绕于第一终端，此些同心通道区域包括第一所述通道区域；此些同心栅极位于此些同心通道区域之上，此些同心栅极包括控制栅极。此些同心通道区域可为第一终端与第二终端之间的一NAND串的元件。