[发明专利]一种三维封装结构

说明书

技术领域

本发明涉及一种三维封装结构，属于半导体封装技术领域。

背景技术

在当前的半导体行业中，电子封装已经成为行业发展的一个重要方面。几十年的封装技术的发展，使高密度、小尺寸的封装要求成为封装的主流方向。

随着电子产品向更薄、更轻、更高引脚密度、更低成本方面发展，采用单颗芯片封装技术已经逐渐无法满足产业需求，传统多芯片封装技术中，芯片与芯片之间的对话通过基板实现，即芯片信号传输必须在基板上传输一圈才能到达另外的一个芯片，甚至需要到印刷电路板上传输才能实现信号的交流，这大大损失了信号的传输速度，增加了封装模块的功率消耗，尤其是在多种芯片封装形成模块的时候，与现代社会提倡的绿色能源理念相矛盾。另一方面，多芯片封装采用在同一基板上肩并肩排列或者现有的三维堆叠的连接均会因基板的存在而导致较大的封装面积，无法因应微电子封装发展的长期趋势。

发明内容

本发明的目的在于克服上述工艺结构的不足，提供一种不依赖基板实现多芯片封装的三维封装结构，以实现封装尺寸小型化，并提升封装密度和封装性能。

本发明的目的是这样实现的：

本发明一种三维封装结构，其包括面对面设置的芯片Ⅰ和芯片Ⅱ，所述芯片Ⅰ由背面嵌入包封体Ⅰ内，所述包封体Ⅰ的上表面露出芯片Ⅰ的正面，所述芯片Ⅰ的正面和包封体Ⅰ的上表面设置再钝化层，所述再钝化层于芯片Ⅰ的芯片电极的上方形成再钝化层开口，所述再钝化层开口露出芯片Ⅰ的芯片电极的上表面，

所述再钝化层的表面选择性地设置再布线金属层Ⅰ和包封体Ⅱ，所述再布线金属层Ⅰ通过再钝化层开口与芯片Ⅰ的芯片电极连接，该再布线金属层Ⅰ的上表面设置与之垂直分布的连接件Ⅰ和连接件Ⅱ，所述芯片Ⅱ通过连接件Ⅰ与再布线金属层Ⅰ倒装连接，所述连接件Ⅱ分布于所述芯片Ⅰ的正面的垂直区域之外的所述芯片Ⅱ的四周，且其水平高度高于所述芯片Ⅱ的水平高度，

所述包封体Ⅱ包封芯片Ⅱ、连接件Ⅰ、再布线金属层Ⅰ、连接件Ⅱ，且露出连接件Ⅱ的上表面；

所述包封体Ⅱ的上表面选择性地设置再布线金属层Ⅱ和表面保护层，所述再布线金属层Ⅱ通过连接件Ⅱ与再布线金属层Ⅰ连接，所述再布线金属层Ⅱ的上表面选择性地设置再布线金属层Ⅱ的输入/输出端；

所述表面保护层覆盖所述再布线金属层Ⅱ的输入/输出端以外的再布线金属层Ⅱ的表面和包封体Ⅱ裸露的上表面。

本发明所述连接件Ⅱ为金属柱。

本发明所述连接件Ⅱ为再布线金属层，且与所述再布线金属层Ⅱ为一体结构。

本发明还包括加强层，所述加强层设置于包封体Ⅰ的下表面，并与包封体Ⅰ之间设置粘附层。

本发明所述加强层的材质为硅或金属铜、铁镍合金。

本发明所述包封体Ⅰ的上表面在垂直方向上不低于芯片Ⅰ的正面。

本发明所述芯片Ⅰ为一个或一个以上。

本发明所述芯片Ⅱ为一个或一个以上。

本发明所述连接件Ⅰ为焊球、焊块和/或微金属凸块。

本发明所述再布线金属层Ⅱ的输入/输出端设置焊球、焊块和/或微金属凸块。

 本发明的有益效果是：

本发明公开了一种三维封装结构，其通过采用圆片级封装技术成形的高密度布线层连接多个芯片Ⅰ与芯片Ⅱ，从而去除了传统封装中的封装基板，缩短了芯片间的连接距离，再通过金属柱和/或另一再布线金属层将封装体信号传输至整个封装结构的输入/输出端，加快了信号传输的速度；

同时，芯片Ⅰ与芯片Ⅱ面对面连接，替代了传统的较大的封装面积的封装方式，如多芯片采用在同一基板上肩并肩排列封装方式或者采用基板连通的三维堆叠的连接封装方式，降低了封装体的封装体积，实现了芯片封装尺寸的小型化，提升了封装密度和封装性能，有利于圆片级封装技术在薄型封装结构中的推进，符合绿色能源的现代社会理念，从而因应了微电子封装发展的长期趋势。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为本发明一种三维封装结构的实施例一的示意图。

图2为本发明一种三维封装结构的实施例二的示意图。

其中：

芯片Ⅰ1

芯片电极13

芯片电极开口131

芯片表面钝化层15

包封体Ⅰ2

再钝化层3

再钝化层开口31

再布线金属层Ⅰ4

芯片Ⅱ5