[发明专利]半导体装置

说明书

[相关申请案]

本申请案享有以日本专利申请案2014-151648号(申请日：2014年7月25日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。

技术领域

本发明的实施方式涉及一种半导体装置。

背景技术

作为电力用半导体装置的一例，具有使用pn结的PIN二极管。对PIN二极管要求降低开关损耗。为了降低开关损耗，具有在不损害耐受电压的范围内使漂移区域变薄的方法。通过使漂移区域变薄而使反向恢复时的载流子减少，从而降低开关损耗。

然而，如果反向恢复时的阴极侧蓄积载流子过于减少，则载流子易于在反向恢复中消失，故而有电流及电压产生振荡之虞。

发明内容

本发明所要解决的问题在于提供一种可抑制电流及电压的振荡的半导体装置。

实施方式的半导体装置包括：半导体衬底，包含第1面、及与所述第1面对向的第2面；第一p型半导体区域，选择性地设置在所述半导体衬底的所述第1面侧；第一n型半导体区域，设置在所述半导体衬底的所述第2面侧；第二n型半导体区域，设置在所述第一p型半导体区域与所述第一n型半导体区域之间的所述半导体衬底中，且n型杂质浓度比所述第一n型半导体区域低；第三n型半导体区域，设置在所述第一p型半导体区域与所述第二n型半导体区域之间的所述半导体衬底中，且n型杂质浓度比所述第二n型半导体区域低；第四n型半导体区域，设置在所述第一n型半导体区域与所述第二n型半导体区域之间的所述半导体衬底中，n型杂质浓度比所述第二n型半导体区域低，且载流子寿命比所述第三n型半导体区域长；阳极电极，电连接于所述第一p型半导体区域；及阴极电极，电连接于所述第一n型半导体区域。

附图说明

图1是第1实施方式的半导体装置的示意剖视图。

图2是第1实施方式的半导体装置的示意俯视图。

图3是在第1实施方式的半导体装置的制造方法中制造中途的半导体装置的示意剖视图。

图4是在第1实施方式的半导体装置的制造方法中制造中途的半导体装置的示意剖视图。

图5是第2实施方式的半导体装置的示意剖视图。

具体实施方式

以下，一面参照图式，一面对本发明的实施方式进行说明。此外，在以下的说明中，对同一构件等标注相同符号，并对已说明过一次的构件等适当省略其说明。

另外，在本说明书中，n⁺型、n型、n^-型的记载是指n型的杂质浓度以该顺序降低。同样地，p⁺型、p型、p^-型的记载是指p型的杂质浓度以该顺序降低。

(第1实施方式)

本实施方式的半导体装置包括：半导体衬底，包含第1面、及与第1面对向的第2面；第一p型半导体区域，选择性地设置在半导体衬底的第1面侧；第一n型半导体区域，设置在半导体衬底的第2面侧；第二n型半导体区域，设置在第一p型半导体区域与第一n型半导体区域之间的半导体衬底中，且n型杂质浓度比第一n型半导体区域低；第三n型半导体区域，设置在第一p型半导体区域与第二n型半导体区域之间的半导体衬底中，且n型杂质浓度比第二n型半导体区域低；第四n型半导体区域，设置在第一n型半导体区域与第二n型半导体区域之间的半导体衬底中，n型杂质浓度比第二n型半导体区域低，且载流子寿命比第三n型半导体区域长；阳极电极，电连接于第一p型半导体区域；及阴极电极，电连接于第一n型半导体区域。

图1是本实施方式的半导体装置的示意剖视图。图2是本实施方式的半导体装置的示意俯视图。图1是图2的AA'线示意剖视图。

本实施方式的半导体装置是隔着半导体衬底而设置有阳极电极与阴极电极的PIN二极管。本实施方式的PIN二极管100包含元件区域、及包围元件区域的终端区域。元件区域在PIN二极管100接通时作为主要流动电流的区域来发挥功能。终端区域在PIN二极管100断开时，作为使施加于元件区域的端部的电场缓和而使PIN二极管100的元件耐受电压提高的区域来发挥功能。

如图1所示，本实施方式的PIN二极管100包含半导体衬底10，半导体衬底10包含第1面、及与第1面对向的第2面。半导体衬底10为例如单晶硅。半导体衬底10的膜厚为例如50μm以上且300μm以下。