[发明专利]阻挡层的去除方法和半导体结构的形成方法

说明书

本发明揭示了一种阻挡层的去除方法，该阻挡层包括至少一层钌或钴，该阻挡层的去除方法包括：采用热流蚀刻方法去除形成在半导体结构的非凹进区域上包括钌或钴层的阻挡层。本发明还进一步揭示了一种半导体结构的形成方法，包括：提供一半导体结构，该半导体结构包括介质层、形成在介质层上的硬掩膜层、形成在硬掩膜层和介质层上的凹进区、形成在硬掩膜层上以及凹进区的侧壁和底部上且包括至少一层钌或钴的阻挡层、形成在阻挡层上并填满凹进区的金属层；去除形成在非凹进区域上的金属层和凹进区内的部分金属，并在凹进区内留下一定量的金属；采用热流蚀刻方法去除形成在非凹进区域上且包括钌或钴层的阻挡层和硬掩膜层。

技术领域

本发明涉及集成电路制造工艺，尤其涉及一种阻挡层的去除方法和半导体结构的形成方法。

背景技术

在半导体结构中，形成电路的材料通常是铝。但是随着集成电路特征尺寸越来越小，铝由于其高电阻，不再适合用在半导体结构中形成电路。铜由于其具有良好的导电性而代替铝被用到集成电路中。然而，铜很容易扩散到SiO₂，从而严重影响到集成电路的性能。因此，为了解决这个问题，需要使用阻挡层来阻止铜扩散到SiO₂中。

目前，阻挡层的材料通常采用钽、氮化钽、钛或氮化钛，且形成在半导体结构的非凹进区域上的阻挡层主要靠化学机械抛光（CMP）去除。对于20nm或低于20nm节点工艺，阻挡层的厚度必须足够薄。对于钽、氮化钽、钛或氮化钛阻挡层，如果钽、氮化钽、钛或氮化钛阻挡层的厚度太薄，就会降低阻挡层阻止铜扩散到SiO₂中的能力。因此，钽、氮化钽、钛或氮化钛阻挡层无法满足20nm或低于20nm节点工艺的要求。

因此，需要寻找一种新的材料用在20nm或低于20nm节点工艺中形成阻挡层。事实证明，钴或钌可以用来形成阻挡层。钴或钌阻止铜扩散到SiO2中的能力要远强于钽、氮化钽、钛和氮化钛。但是，当使用钴作为半导体结构中的阻挡层时，在化学机械抛光阻挡层的过程中，钴阻挡层接触到研磨液时，凹进区（例如槽、孔）侧壁上的钴阻挡层可能会被化学腐蚀。一旦铜和钴阻挡层之间形成原电池，凹进区的顶部会存在电化学腐蚀的问题。另外，相比较而言，钌的硬度更高，当对钌阻挡层进行化学机械抛光时，很容易产生划痕。

综上，由于新材料的特性，阻挡层很难通过CMP去除，由此导致新材料产业化遭遇瓶颈。

发明内容

本发明提出一种阻挡层的去除方法，该阻挡层包括至少一层钌或钴，该阻挡层的去除方法包括：采用热流蚀刻方法去除形成在半导体结构的非凹进区域上包括钌或钴层的阻挡层。

本发明还提出一种半导体结构的形成方法，包括：提供一半导体结构，该半导体结构包括介质层、形成在介质层上的硬掩膜层、形成在硬掩膜层和介质层上的凹进区、形成在硬掩膜层上以及凹进区的侧壁和底部上且包括至少一层钌或钴的阻挡层、形成在阻挡层上并填满凹进区的金属层；去除形成在非凹进区域上的金属层和凹进区内的部分金属，并在凹进区内留下一定量的金属；采用热流蚀刻方法去除形成在非凹进区域上且包括钌或钴层的阻挡层和硬掩膜层。

在本发明中，采用热流蚀刻方法去除包括钌或钴层的阻挡层，克服了化学机械抛光钌或钴阻挡层时产生的弊端。除此以外，在半导体结构形成过程中，利用热流蚀刻去除阻挡层和硬掩膜层时不会产生机械力。而且，可以采用电抛光方法去除非凹进区域上的金属层，且不会产生机械力。由于在半导体结构形成过程中，没有机械力作用于介质层，因此，低k或超低k介质材料可以用在半导体结构中。

附图说明

图1-1至图1-3揭示了根据本发明的一示范性实施例的半导体结构形成过程的剖视图；

图2揭示了根据本发明的一示范性实施例的半导体结构形成方法的流程图；

图3-1至图3-4揭示了根据本发明的另一示范性实施例的半导体结构形成过程的剖视图；