[发明专利]半导体装置

说明书

根据本发明的一实施方式，设置有M(M为2以上的整数)个半导体芯片、与N(N为2以上的整数)通道量的贯通电极。将M个半导体芯片依序积层，贯通电极被埋入于所述半导体芯片而将所述半导体芯片在积层方向上电连接，所述贯通电极的连接目标在所述半导体芯片的1个或多个上下层间更替。

技术领域

本实施方式是关于一种半导体装置。

背景技术

为谋求半导体装置的省空间化、高性能化及大容量化，存在将半导体芯片积层的情况。为取得所积层的半导体芯片的电连接，而有时使用被称为TSV(Through SiliconVia，硅穿孔)的贯通电极。

在使用此种TSV的半导体装置中，为实现多通道化而有时将进行通道切换的逻辑电路设置在各半导体芯片。

先前技术文献

专利文献1：日本专利特开2014-53055号公报

发明内容

[发明所要解决的问题]

一实施方式的目的在于提供一种可谋求省空间化，并且可实现多通道化的半导体装置。

[解决问题的技术手段]

根据一实施方式，设置有M(M为2以上的整数)个半导体芯片、及N(N为2以上的整数)通道量的贯通电极。将M个半导体芯片依序积层。贯通电极被埋入于所述半导体芯片而将所述半导体芯片在积层方向上电连接。所述贯通电极的连接目标在所述半导体芯片的1个或多个上下层间更替。

附图说明

图1是表示第一实施方式的半导体装置的概略构成的方块图。

图2是表示图1的控制器及NAND存储器的构成例的截面图。

图3是表示图2的半导体芯片的功能构成的方块图。

图4(a)是表示图2的半导体芯片的2通道量的贯通电极的连接方法的一例的方块图，图4(b)是表示图2的半导体芯片的2通道量的贯通电极的连接方法的另一例的方块图。

图5是表示图4的2通道量的贯通电极的连接配线例的截面图。

图6是表示图5的2通道量的贯通电极的连接配线例的立体图。

图7是表示应用在第二实施方式的半导体装置的4通道量的贯通电极的连接方法的方块图。

图8是表示图7的4通道量的贯通电极的连接配线例的截面图。

图9是表示芯片启动信号相对于图8的4通道量的信号的分配例的图。

图10(a)是表示图8的4通道量的贯通电极的连接配线例的俯视图，图10(b)～图10(e)是将图10(a)的连接配线按每一配线层分解而表示的俯视图。

具体实施方式

以下，参照随附图式对实施方式的半导体装置详细地进行说明。另外，并非通过这些实施方式而限定本发明。

(第一实施方式)

图1是表示第一实施方式的半导体装置的概略构成的方块图。另外，在以下的实施方式中，作为半导体装置而行举非易失性半导体装置。作为非易失性半导体装置而行举NAND(与非)存储器。