[发明专利]实现无缝钴间隙填充的方法

说明书

本文提供用于在半导体装置的特征结构界定中沉积金属层的方法。在一个实施方式中，提供用于沉积金属层以形成半导体装置的方法。所述方法包括执行循环金属沉积工艺以在基板上沉积金属层和将设置在基板上的金属层退火。循环金属沉积工艺包括将基板暴露于沉积前驱物气体混合物以在基板上沉积金属层的一部分；将金属层的所述部分暴露于等离子体处理工艺或氢退火工艺；和重复将基板暴露于沉积前驱物气体混合物的步骤和将金属层的所述部分暴露于等离子体处理工艺或氢退火工艺的步骤，直至达到金属层的预定厚度。

技术领域

本公开内容的实施方式大体涉及半导体制造工艺领域，更具体地，涉及用于在半导体装置的特征结构中沉积含金属层的方法。

背景技术

集成电路可包括形成于基板(例如半导体晶片)上的一百万个以上的微电子场效应晶体管(例如互补金属氧化物半导体(CMOS)场效应晶体管)，且集成电路可协作以在电路内执行多种功能。可靠地生产亚半微米(sub-half micron)和更小的特征结构是用于半导体装置的下一代超大规模集成电路(VLSI)和超大规模集成电路(ULSI)的关键技术之一。然而，随着集成电路技术的极限的推进，VLSI和ULSI技术中的互连的缩小尺寸已对处理能力具有了额外需求。栅极图案的可靠的形成对于集成电路的成功和对于提高电路密度和提高单个基板及芯片(die)的品质的持续努力而言十分重要。

因为特征结构尺寸已变得更小，对较高深宽比(定义为特征结构的深度与特征结构的宽度之间的比例)的需求已稳定地增至20:1和甚至更高。当将金属层沉积至几何形状较小(例如深宽比约为20:1或更小的几何形状)的特征结构界定(feature definition)中时，可能发生多种问题。例如，在过孔的临界尺寸小于50nm或深宽比大于10:1时，通过使用传统的PVD工艺所沉积的金属层常遭遇以下问题：不良的阶梯覆盖、悬垂和在过孔或沟槽内形成空隙。在过孔或沟槽的底部和侧壁上的不充分的沉积亦可导致沉积不连续性，从而导致装置短路或不良的互连形成。此外，金属层可能对下层材料层具有不良粘附，导致金属层从基板和随后的导电金属层上剥落。

随着晶体管密度的增大和随后的金属层截面的缩小，通过使用现有的低电阻率钨(W)集成方案来满足接触电阻需求已变得相当困难。高电阻率粘附(例如B₂H₆成核)和阻挡层(例如TiN)在钨集成方案中的必需性导致接触电阻增大，从而使其成为小于22纳米的技术节点的不理想的选项。

因此，需要用于在高深宽比的特征结构中形成接触金属层的改良方法。

发明内容

本公开内容的实施方式大体涉及半导体制造工艺领域，更具体地，涉及用于在半导体装置的结构中沉积金属层的方法。在一个实施方式中，提供一种用于沉积金属层以形成半导体装置的方法。所述方法包括执行循环金属沉积工艺以在形成于基板中的特征结构界定中沉积金属层，所述步骤包括：将基板暴露于沉积前驱物气体混合物以在特征结构界定中沉积金属层的一部分；将所述金属层的所述部分暴露于等离子体处理工艺或氢退火工艺；重复将基板暴露于沉积前驱物气体混合物的步骤和将所述金属层的所述部分暴露于等离子体处理工艺或氢退火工艺的步骤，直至达到金属层的预定厚度，和将所述金属层退火。

在另一实施方式中，提供一种用于沉积金属层以形成半导体装置的方法。所述方法包括：执行阻挡层沉积工艺以在形成于基板中的特征结构界定中沉积阻挡层；执行润湿层沉积以在阻挡层上沉积润湿层；执行循环金属沉积工艺以在润湿层上沉积金属层，所述循环金属沉积工艺包括将基板暴露于沉积前驱物气体混合物以在特征结构界定中沉积金属层的一部分，将所述金属层的所述部分暴露于等离子体处理工艺或氢退火工艺，重复将基板暴露于沉积前驱物气体混合物的步骤和将所述金属层的所述部分暴露于等离子体处理工艺或氢退火工艺的步骤，直至达到金属层的预定厚度，和将所述金属层退火。