[实用新型]晶圆级芯片TSV封装结构

说明书

技术领域

本实用新型涉及一种半导体芯片的晶圆级封装结构，尤其涉及一种利用铜金属做联通线路和焊盘的晶圆级芯片TSV封装结构。 

背景技术

晶圆级封装(Wafer Level Packaging；WLP)是IC封装方式的一种，是整片晶圆生产完成后，直接在晶圆上进行封装，完成之后才切割制成单颗IC。 

目前，在半导体芯片的晶圆级封装过程中，通常采用铝作为金属线路和焊盘的材料，但需要形成一定厚度的铝金属层才能保证线路顺利导通。在一些高深宽比TSV深孔的封装中，由于铝金属的覆盖性不佳，在溅镀铝金属后，TSV深底部的金属焊垫上仍无铝金属覆盖，导致金属焊垫电路无法与外界进行电性联通。 

发明内容

为了解决上述技术问题，本实用新型提出一种晶圆级芯片TSV封装结构，能够减少成本，提高TSV深孔部位金属的覆盖 性，从而提高高深宽比TSV深孔的封装良率。 

本实用新型的技术方案是这样实现的： 

一种晶圆级芯片的TSV封装结构，包括若干个芯片单元，每个芯片单元包括硅层，所述硅层上形成有若干个TSV深孔，每个TSV深孔的底部下方形成有金属焊垫，且所述TSV深孔的最大直径小于所述金属焊垫的最小边长，所述硅层、所述TSV深孔的底部和侧壁上都覆盖有一层绝缘层，所述TSV深孔的底部上覆盖的绝缘层上开设有一个窗口，所述绝缘层和所述窗口上覆盖形成一金属层，所述金属层腐蚀形成设计的金属线路，所述金属焊垫通过所述金属线路与外界进行电性联通。 

作为本实用新型的进一步改进，所述TSV深孔贯穿所述硅层，所述TSV深孔为沿其底部到其开口的直径逐渐变小的斜孔和沿其底部到其开口的直径均相等的直孔中的一种，且所述TSV深孔的深度不大于所述硅层的厚度。 

作为本实用新型的进一步改进，所述窗口的直径不大于所述TSV深孔的底部的直径；所述窗口的深度不小于所述绝缘层的厚度。 

作为本实用新型的进一步改进，所述金属层包括一层阻挡层和一层铜金属层，所述铜金属层位于所述阻挡层背向所述绝缘层的一侧。 

作为本实用新型的进一步改进，所述金属线路包括在所述硅层表面的绝缘层上形成的第一金属线路、在所述TSV深孔的侧壁的绝缘层上形成的第二金属线路和在所述窗口内形成的 第三金属线路；所述第一金属线路延伸形成设定大小的圆形接触点，所述第二金属线路覆盖住所述侧壁上的绝缘层，所述第三金属线路覆盖住所述底部上的绝缘层，并透入覆盖住所述窗口，所述金属焊垫通过所述第一、第二、第三金属线路与外界进行电性联通。 

作为本实用新型的进一步改进，所述阻挡层为钛金属层或钛铜合金层。 

本实用新型的有益效果是：本实用新型提供一种晶圆级芯片TSV封装结构，首先，在晶圆芯片单元的硅层、TSV深孔的底部和侧壁上都覆盖有一层绝缘层；接着，在TSV深孔的底部上覆盖的绝缘层上开设有一个窗口，在绝缘层和窗口上覆盖形成一金属层，金属层包括阻挡层和和铜金属层，阻挡层可为钛金属层和钛铜合金层中的一种；最后，将金属层腐蚀形成设计好的金属线路，从而使金属焊垫通过金属线路与外界进行电性联通。上述结构中，由于铜的导电性比铝优良，导通电路所需要的铜金属层厚度要远小于铝金属层，因此使用铜金属的综合成本要小于铝金属。此外，对于深度较大的TSV深孔的溅镀，铜金属的覆盖性要比铝金属优良，从而也提高了高深宽比TSV深孔的封装良率。 

附图说明

图1为本实用新型结构示意图； 

图2为图1中A处放大结构示意图； 

图3为图2中B-B向剖面结构示意图； 

图4为图3中C处放大结构示意图。 

结合附图，作以下说明： 

1——芯片单元                2——TSV深孔 

3——金属焊垫                4——绝缘层 

5——窗口                    6——阻挡层 

7——铜金属层                8——金属线路 

9——接触点                  10——硅层 

具体实施方式