[发明专利]一种用封装模块封装半导体结构的方法

说明书

技术领域

本发明涉及一种用封装模块封装半导体结构的方法，属于把芯片封装在基片上形成半导体器件的技术领域。

背景技术

封装模块被使用在正常的封装基片过程中，封装模块有一个型腔和一个合模面。在合模面与基片接触以后加压，型腔充满密封胶。密封胶被冷却并凝固，固定于基片。

通常封装模具的模块封装基片的过程中，封装模具的模块用力压实基片的表面，充分与基片表面接触后,往模块中注入密封胶。密封胶、冷却和凝固固定在基片上。然而,如果有模具的模块遇到有较大变形的基片表面，模块再用力压实基片将会出现许多问题。例如,接触的形状是一个锐角，将出现许多缺点:

第一、当封装模具模块用力下压接触基片,接触已经变形严重的基片表面。模块表面合模面部分快速的下压变形基片,如果模块的型腔边是一个锐角。锋利的锐角和基片接触的部位产生巨大的压力，压进基片的变形位置。此压力会导致基片表面被封装的芯片、金线与基片连接点受到较大的损伤。

第二、如果接触部分基片有一个较大的变形,与锋利的型腔锐角接触,柔软的基片表面处理层受强大压力作用下，内部线层可能会膨胀和剥离表面处理层。

第三、模具模块方面型腔中填充的密封胶在冷却和凝固过程中，密封胶对模具型腔锋利的锐角成型部分造成较大的冲击，可能因此缩短模具的寿命。

第四、如果模具模块锐角成型区域发生损坏，将严重影响半导体封装结构的质量。

发明内容

为了克服现有技术中存在的问题，本发明提供一种用封装模块封装半导体结构的方法，该封装模块通过合模面加压基片表面，型腔具有平滑面与其合模表面连接。当模块合模面接触基片加压时，基片接触到的是光滑的合模面，从而降低基片承载压力，不会对半导体封装结构造成不良影响。

本发明采用的技术方案是：一种用封装模块封装半导体结构的方法，封装模块把芯片封装在基片，形成一个完整的半导体器件，所述封装模块包括上封装模块和下封装模块，封装模块具有一个合模面、平滑面和型腔，平滑面是一个与合模面相切的曲面并置于型腔的开口处，当封装模块与携带芯片的完整基片连接时，合模面接触并压基片；所述型腔内部的壁顶面与壁侧面连接，型腔（110）内部的壁顶面在基片对面，型腔内部的壁侧面与平滑面连接，型腔内部的壁顶面和壁侧面相互连接形成一夹角，平滑面和合模面与一个切点相连，相互连接的切点在0.78 -1.85 毫米之间的距离被分隔；所述型腔内填充一种把芯片封装在基片上的密封胶。

所述平滑面采用第一平滑面，或采用第一平滑面、第二平滑面和第三平滑面连续过渡的组合结构。

所述第一平滑面采用圆表面的一部分时，第二平滑面和第三平滑面-也采用圆表面的一部分，圆表面的曲率半径范围从0.1-2.0 毫米。

所述第一平滑面采用椭圆表面的一部分时，第二平滑面和第三平滑面也采用椭圆表面的一部分，椭圆的主轴范围从0.1-1.17 毫米，短袖范围从0.1-1.0 毫米。

本发明的有益效果是：这种用封装模块封装半导体结构的方法采用上封装模块和下封装模块，封装模块具有一个合模面、平滑面和型腔。平滑面是一个与合模面相切的曲面并置于型腔的开口处，当封装模块与携带芯片的完整基片连接时，合模面接触并压基片。平滑面和合模面与一个切点相连，相互连接的切在0.78-1.85 毫米之间的距离被分隔。型腔内填充一种把芯片封装在基片上的密封胶。该封装模块通过合模面加压基片表面时，基片接触到的是光滑的合模面，从而降低基片承载压力，不会对半导体封装结构造成不良影响。

附图说明：

图1 是通常已知的带锋利锐角的封装模块。

图2是一种用封装模块封装半导体的结构。

图3是一个封装半导体成型图。

图4是图2 中的A 放大图（第一方案）。

图5是图2 中的A 放大图（第二方案）。

图6是图3中的B放大图。

图中：100、上封装模块，102、芯片，104、基片，108、合模面，110、型腔，112、密封胶，114、第一平滑面，116、密封胶侧面，118、第二平滑面，120、填充空间，122、下封装模块，124、金线，126、半导体封装结构底面，132、第三平滑面，134、壁顶面，136、壁侧面，138、夹角，140、密封胶顶面，142、密封胶夹角，T1、T2、T3、T4、T5、T6、切点。

具体实施方式