[发明专利]半导体集成电路装置

权利要求书

1.一种半导体集成电路装置，包括以下：

(a)半导体基板，具有第一主面；

(b)第一N型低耐压阱区域，形成在所述半导体基板的所述第一主面内；

(c)P沟道型低耐压MISFET，形成在所述第一N型低耐压阱区域的表面区域；

(d)第二N型低耐压阱区域，在所述半导体基板的所述第一主面内与所述第一N型低耐压阱区域同时形成；以及

(e)N型中耐压MIS电容，设置在所述第二N型低耐压阱区域的表面区域，耐压比所述P沟道型低耐压MISFET高，将所述第二N型低耐压阱区域作为一个电容电极。

2.如权利要求1所述的半导体集成电路装置，其中，

所述N型中耐压MIS电容的另一个电容电极是N型多晶硅电极。

3.如权利要求2所述的半导体集成电路装置，其中，

所述半导体基板是P型硅单晶基板。

4.如权利要求3所述的半导体集成电路装置，其中，还包括以下：

(f)第一P型低耐压阱区域，形成在所述半导体基板的所述第一主面内；

(g)N沟道型低耐压MISFET，形成在所述第一P型低耐压阱区域的表面区域；

(h)第二P型低耐压阱区域，在所述半导体基板的所述第一主面内与所述第一P型低耐压阱区域同时形成；以及

(i)P型中耐压MIS电容，设置在所述第二P型低耐压阱区域的表面区域，耐压比所述N沟道型低耐压MISFET高，将所述第二P型低耐压阱区域作为一个电容电极。

5.如权利要求4所述的半导体集成电路装置，其中，

所述半导体集成电路装置是显示装置驱动用。

6.如权利要求4所述的半导体集成电路装置，其中，

所述半导体集成电路装置是液晶显示装置驱动用。

7.如权利要求6所述的半导体集成电路装置，其中，还包括以下：

(j)第一N型高耐压阱区域，以平面性地内包所述第一P型低耐压阱区域的方式在所述半导体基板的所述第一主面内形成，比所述第一P型低耐压阱区域深；以及

(k)第二N型高耐压阱区域，以平面性地内包所述第二P型低耐压阱区域的方式在所述半导体基板的所述第一主面内形成，比所述第二P型低耐压阱区域深，与所述第一N型高耐压阱区域同时形成。

8.如权利要求3所述的半导体集成电路装置，其中，还包括以下：

(l)阈值电压调整用N型掺杂区域，形成在所述第一N型低耐压阱区域的沟道区域；以及

(m)电容N型掺杂区域，在所述第二N型低耐压阱区域的所述另一个电容电极所对置的表面附近区域与所述阈值电压调整用N型掺杂区域同时形成。

9.如权利要求3所述的半导体集成电路装置，其中，还包括以下：

(n)第三N型高耐压阱区域，在所述半导体基板的所述第一主面内比第二P型低耐压阱区域深且与第一N型高耐压阱区域同时形成；其中，所述第一N型高耐压阱区域以平面性地内包第一P型低耐压阱区域的方式在所述半导体基板的所述第一主面内形成且比所述第一P型低耐压阱区域深，所述第一P型低耐压阱区域形成在所述半导体基板的所述第一主面内；

(o)第一N型中耐压阱区域，在所述半导体基板的所述第一主面内以被所述第三N型高耐压阱区域平面性地内包的方式形成；

(p)P沟道型中耐压MISFET，形成在所述第一N型中耐压阱区域的表面区域；

(q)所述第二P型低耐压阱区域，在所述半导体基板的所述第一主面内以被所述第三N型高耐压阱区域平面性地内包的方式形成；以及

(r)P型中耐压MIS电容，设置在所述第二P型低耐压阱区域的表面区域，耐压比所述P沟道型低耐压MISFET高，将所述第二P型低耐压阱区域作为一个电容电极。