[发明专利]半导体器件及其制作方法

说明书

本申请公开了一种半导体器件及其制作方法。该半导体器件包括：衬底，包括第一区域和第二区域；凹陷部，设置在第二区域的表面上；功能部件，设置在第一区域上；以及反熔丝结构，设置在第二区域上，其中，反熔丝结构包括导电部件及绝缘部件，且绝缘部件覆盖凹陷部及部分第二区域。该半导体器件中，由于绝缘部件覆盖凹陷部，使得绝缘部件的下表面具有与凹陷部对应的凸起部，而在反熔丝结构上施加电压时该凸起部的附近位置会产生具有高电场强度的电场，使得绝缘部件在较低的电压下即可被击穿，即降低了反熔丝结构的编程电压，从而使得半导体器件中的反熔丝结构在工作电压下更容易导通。

技术领域

本申请涉及半导体集成电路制作技术领域，具体而言，涉及一种半导体器件及其制作方法。

背景技术

反熔丝是半导体器件中常用的一种元件，其广泛应用于可编程的集成电路(IC)。反熔丝结构通常包括两个导体和形成于这两个导体之间的绝缘层，其工作原理为：当在反熔丝结构上不施加电压时，绝缘层不导电；当在反熔丝结构上施加足够高的电压时，绝缘层被击穿而处于导电状态，并使得反熔丝结构导通，此时将施加于半导体器件中并使反熔丝结构导通的电压称为编程电压。

目前，最典型的反熔丝结构主要有金属-αSi-金属(MTM，Metal to Metal)反熔丝、氧化物-氮化硅-氧化物(ONO，Oxide-Nitride-Oxide)反熔丝和栅氧化层反熔丝。其中，MTM反熔丝和ONO反熔丝的制作工艺与标准的CMOS工艺不兼容，会给芯片制造带来诸多不便。而栅氧化层反熔丝能够基于MOSFET形成，其制作过程不需要额外的工艺步骤，并与标准的CMOS工艺完全兼容。

现有的栅氧化层反熔丝结构包括栅氧层20′、栅极30′和源漏极40′，其结构如图1所示。工作时，栅氧层作为绝缘层，栅极和导通的源漏极作为绝缘层两侧的导体。然而，上述反熔丝结构的编程电压远大于半导体器件的工作电压。例如，反熔丝结构中的栅氧层的厚度为3.5nm时，需要大于5V的编程电压才能使栅氧层击穿，而正常的工作电压仅为3.3V左右，从而导致反熔丝结构在工作电压下难以导通。针对上述问题，目前还没有有效的解决方法。

发明内容

本申请的主要目的在于提供一种半导体器件及其制作方法，以降低反熔丝结构的编程电压，从而使半导体器件中的反熔丝结构在工作电压下更容易导通。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件，该半导体器件包括：衬底，包括第一区域和第二区域；凹陷部，设置在第二区域的表面上；功能部件，设置在第一区域上；以及反熔丝结构，设置在第二区域上，其中，反熔丝结构包括导电部件及绝缘部件，且绝缘部件覆盖凹陷部及部分第二区域。

进一步地，凹陷部为多个分散的凹点。

进一步地，凹陷部形成一个或多个孔道结构。

进一步地，反熔丝结构设置在衬底的有源区中，导电部件包括设置在绝缘部件表面上的栅极，以及设置于衬底中的源漏极。

进一步地，有源区的长度和宽度不小于25μm。

进一步地，当半导体器件为闪存时，，第一区域包括闪存区和逻辑区；逻辑区上设置的功能部件为逻辑晶体管，闪存区上设置的功能部件为闪存晶体管。

为了实现上述目的，根据本申请的另一个方面，提供了一种半导体器件的制作方法，该制作方法包括以下步骤：提供包括第一区域和第二区域的衬底；在第二区域的表面上形成凹陷部；在第一区域上设置功能部件，并在第二区域上形成反熔丝结构，形成反熔丝结构的步骤包括：在具有凹陷部的第二区域表面上形成绝缘部件；以及在绝缘部件及第二区域上形成导电部件。

进一步地，形成凹陷部的步骤包括：在衬底的第一区域和第二区域上依次形成栅极介电层和栅极材料预备层；对栅极材料预备层进行减薄处理，形成栅极材料层，并且在位于第二区域中的栅极材料层中形成凹陷结构；刻蚀去除位于第二区域中的栅极材料层和栅极介电层，并在第二区域的表面上形成凹陷部。