[发明专利]半导体装置的制造方法

说明书

[相关申请案]

本申请案享有将日本专利申请案2013-258660号(申请日：2013年12月13日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置的制造方法。

背景技术

近年来，在手机等可携式无线通信设备中，避免从内置的各种电子零件发出的电磁噪音干扰无线系统成为较大的问题。因此，研究对作为噪音源的电子零件本身实施屏蔽对策，作为其一，开发出在树脂密封的半导体封装体的表面设置使用金属膜的屏蔽层的技术。此时，对屏蔽层要求相对于树脂密封面的良好的密接性。

发明内容

本发明提供一种具备相对于树脂密封面的良好的密接性的半导体装置的制造方法。

本发明的实施方式是使用密封树脂将搭载着多个半导体元件的配线基板的搭载着半导体元件的面与半导体元件密封。切断被密封的配线基板而分离成各个半导体装置，加热分离后的半导体装置。在加热后的半导体装置的密封树脂表面与配线基板的切断面，通过金属溅镀形成屏蔽层。

附图说明

图1是表示一实施方式的半导体装置的构造的剖视图。

图2是表示一实施方式的半导体装置的制造步骤的流程图。

图3是表示一实施方式的半导体装置的烘烤步骤中的氧化膜的成长的图。

图4是表示一实施方式的半导体装置的构造的仰视图。

具体实施方式

以下，参照附图说明实施方式。此外，实施方式的说明与表示附图中的上下左右等方向的说明表示将半导体装置的设置外部端子的面设为下的情况下的相对方向，存在与将重力加速度方向设为下的情况下的方向不同的情况。另外，为方便说明，附图中的纵横比存在以与实际的纵横比不同的纵横比图示的情况。

图1是表示一实施方式的半导体装置的构造的剖视图。

图1所示的半导体装置10是所谓区域阵列型的半导体装置。多个半导体元件1a、1b、1c、…多段地积层于配线基板2上。此外，于附图的例中，半导体元件的积层数为8、即积层有8段，但半导体元件的积层数并无特别限定，例如也可以为1层(单一的半导体元件)、2层、5层、16层、32层等。半导体元件例如可以使用NAND(NOTAND，与非)型闪速存储器。此外，在图1中图示NAND型闪速存储器1a、1b、1c、…1h及NAND控制器(无符号)，图1所示的半导体装置10具有作为SSD(Solid State Disk，固态磁盘)等存储装置的功能。

多个半导体元件1a、1b、1c、…均使用硅基板等半导体基板。另一方面，配线基板2是使用将例如树脂基板、陶瓷基板、玻璃基板等绝缘基板用作基材的多层配线基板。作为应用树脂基板的配线基板2，可列举一般的多层覆铜积层板(多层印刷配线板)等。可以使用包括配线层的数量为多层、即2层以上(例如2层、3层或4层)的配线层的多层覆铜积层板。此外，在图1中例示了使用包括3层的配线层的3层覆铜积层板的示例。在配线基板2的下表面侧设置着用来与外部连接的电极焊垫，在该电极焊垫上设置着焊料凸点等外部电极3。

外部电极3是在配线基板2的下表面侧呈格子(栅格阵列)状排列。在图1中例示了使用焊料凸点等突起电极作为外部电极3的示例，但也可以在电极焊垫将使用镀敷等形成的电极膜用作外部电极3。

另外，在配线基板2的上表面侧设置着包含信号图案及接地图案的表面配线层2a，各半导体元件1a、1b、1c、…分别经由信号线金属线4及接地金属线5而连接于这些信号图案及接地图案。进而，在配线基板2的内部设置着包含信号图案及接地图案的表面配线层2a与连接于外部电极3侧的电极焊垫的内层配线层2b。此处，使内层配线层2b中与屏蔽层电性连接的图案(例如接地图案)在配线基板2的侧面露出。或者，使表面配线层2a中与屏蔽层电性连接的图案在配线基板2的侧面露出。

这样，在搭载着多个半导体元件1a、1b、1c、…的配线基板2的上表面，以包覆半导体元件1a、1b、1c、…、或设置于配线基板2上表面的表面配线层2a、连接半导体元件1a、1b、1c、…与表面配线层2a的信号线金属线4及接地金属线5的方式将铸模树脂6铸模。该铸模树脂6是密封半导体元件1a、1b、1c、…或表面配线层2a、信号线金属线4及接地金属线5等而形成绝缘层，例如使用含有二氧化硅等填料的环氧树脂等。