[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供若干衬底，所述衬底具有第一表面、以及与第一表面相对的第二表面，所述衬底的第一表面具有器件层；提供物理气相沉积设备，所述物理气相沉积设备包括相互连通的预处理腔和工艺腔；将若干衬底置于所述工艺腔内，采用物理气相沉积工艺在若干衬底的第二表面或所述器件层表面形成导电层；在形成导电层之后，使若干衬底进入预处理腔内，对所述导电层进行退火处理。所形成的导电层电学厚度均一，电性能稳定。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

在半导体制造领域中，为了实现半导体器件之间的电连接，目前已发展出各种金属互连结构以及形成工艺，例如，采用物理气量沉积(Physical Vapor Deposition，简称PVD)工艺，形成以铝(Al)或铝铜(AlCu)合金为材料的电互连结构。然而，随着超大规模集成电路(ULSI)的发展，形成金属互连结构的工艺也受到了挑战。

以现有的硅通孔(Through Silicon Via，简称TSV)结构为例，图1至图3是现有技术的硅通孔结构的形成过程的剖面结构示意图。

请参考图1，提供衬底100，所述衬底100的第一表面101具有器件层102；采用刻蚀工艺在所述器件层102和衬底100内形成通孔103。

请参考图2，采用物理气相沉积工艺在所述通孔103内和衬底100表面形成导电膜104，所述导电膜104填充满所述通孔103(如图1所示)。

请参考图3，对所述导电膜104(如图2所示)进行平坦化，直至暴露出器件层102表面为止，在通孔内103形成导电插塞104a。

在平坦化所述导电膜104之后，需要对所述衬底100的第二表面进行平坦化，直到暴露出导电插塞104a为止，所述第二表面与所述第一表面101相对。经过对所述衬底100的第二表面进行平坦化之后，所述导电插塞103贯穿所述衬底100，形成硅通孔结构。之后，能够将形成有器件层的若干衬底堆叠设置，并通过所述导电插塞使位于若干衬底表面的器件层电学连接，从而使芯片集成。

然而，由于所形成的导电膜的电学性能不稳定，导致由所述导电膜形成的导电插塞的电性能存在差异。

发明内容

本发明解决的问题是所形成的导电层电学厚度均一，电性能稳定。

为解决上述问题，本发明提供一种提供半导体结构的形成方法，包括：提供若干衬底，所述衬底具有第一表面、以及与第一表面相对的第二表面，所述衬底的第一表面具有器件层；提供物理气相沉积设备，所述物理气相沉积设备包括相互连通的预处理腔和工艺腔；将所述若干衬底置于所述工艺腔内，采用物理气相沉积工艺在所述若干衬底的第二表面或所述器件层表面形成导电层；在形成导电层之后，使所述若干衬底进入预处理腔内，对所述导电层进行退火处理。

可选的，所述工艺腔内还包括：位于工艺腔底部的基座，所述基座用于放置若干衬底；与所述基座相对的气体发生装置；位于基座底部的第一冷却管道，所述第一冷却管道包括与工艺腔外部连通的第一入水口和第一出水口，所述第一入水口用于向第一冷却管道内输入冷却液，所述第一出水口用于将冷却液排出第一冷却管道。

可选的，所述气体发生装置包括：靶材，靶材的正面与所述基座相对；位于所述靶材背面的第二冷却管道，用于使所述靶材降温，所述第二冷却管道包括与工艺腔外部连通的第二入水口和第二出水口，所述第二入水口用于向第二冷却管道内输入冷却液，所述第二出水口用于将冷却液排出第二冷却管道。

可选的，所述物理气相沉积工艺包括：温度小于200℃，时间大于2小时，气压小于10-7torr，轰击靶材的气体为氩气。

可选的，还包括：在所述物理气相沉积工艺之前，将若干衬底置于所述预处理腔内进行预处理，以去除衬底表面的杂质和水。