[发明专利]半导体装置的检查方法

说明书

技术领域

本发明涉及在例如大电流通断(switching)中使用的半导体装置的检查方法。

背景技术

在专利文献1中公开了一种在终端构造中形成有多个FLR(Field Limiting Ring)的半导体装置。多个FLR是为了抑制半导体装置的耐压下降而设置的。在形成有多个FLR的衬底的主表面上形成有由LOCOS(Local Oxidation of Silicon)形成的场绝缘膜。

专利文献1：日本特开2001-313367号公报

如果终端构造中的绝缘膜由于极化等而带电，则存在在半导体装置的耐压检查中漏电流增加、或者检查时的耐压变得不稳定的问题。终端构造中的半绝缘膜带电也存在同样的问题。因此，需要将终端构造中的绝缘膜和/或半绝缘膜的电荷去除。

发明内容

本发明就是为了解决上述课题而提出的，其目的在于提供一种具有电荷去除工序的半导体装置的检查方法，在该电荷去除工序中，将终端构造中的绝缘膜和/或半绝缘膜的电荷去除。

本发明涉及的半导体装置的检查方法的特征在于，具有：第1检查工序，在该工序中，对在衬底上形成有单元构造和终端构造的半导体装置的耐压进行检查，该单元构造用于流过主电流，该终端构造包围该单元构造；电荷去除工序，在该第1检查工序之后，在该电荷去除工序中，将该终端构造的在该衬底的上方由绝缘膜和/或半绝缘膜形成的表面层的电荷去除；以及第2检查工序，在该电荷去除工序之后，在该第2检查工序中，对该半导体装置的耐压进行检查。

本发明涉及的其他半导体装置的检查方法的特征在于，具有：电荷去除工序，在该工序中，将在衬底上形成有单元构造和终端构造的半导体装置的表面层的电荷去除，该单元构造用于流过主电流，该终端构造形成为包围该单元构造，并在该终端构造的表面具有由绝缘膜和/或半绝缘膜形成的该表面层；以及检查工序，在该电荷去除工序之后，在该检查工序中，对该半导体装置的耐压进行检查。

本发明涉及的其他半导体装置的检查方法的特征在于，具有：封装材料去除工序，在该工序中，将在衬底上形成有单元构造、终端构造、及封装材料的半导体装置的该封装材料去除，使该终端构造所具有的在表面上由绝缘膜和/或半绝缘膜形成的表面层露出，其中，该单元构造用于流过主电流，该终端构造包围该单元构造，该封装材料形成在该表面层的上方；以及电荷去除工序，在该封装材料去除工序之后，在该电荷去除工序中，将该表面层的电荷去除。

发明的效果

根据本发明，能够将终端构造中的绝缘膜和/或半绝缘膜的电荷去除。

附图说明

图1是芯片状态的半导体装置的剖面图。

图2是说明第1检查工序的剖面图。

图3是说明电荷去除工序的剖面图。

图4是示出待机时间和漏电流的关系的曲线图。

图5是检查实施前的半导体装置的剖面图。

图6是示出实施方式2涉及的电荷去除工序的剖面图。

图7是表示接地装置的变形例的剖面图。

图8是表示接地装置的其他变形例的剖面图。

图9是检查实施前的半导体装置的剖面图。

图10是表示实施方式3涉及的电荷去除工序的剖面图。

图11是表示本发明的实施方式3涉及的半导体装置的检查方法的变形例的剖面图。

标号的说明

10：单元构造；12：终端构造；14：衬底；16：阳极；18：表面电极；20：阴极；30：阱区域；32：FLR构造；34：沟道截断部；36：绝缘膜；38：半绝缘膜；39：表面层；40：外周电极；50：电阻装置；50a：第1导电体；50b：第2导电体；60、70、80：导电体；62、72、82：接地装置；100：封装材料；110：第1导电体；112：第2导电体；114：电压施加装置。

具体实施方式

参照附图，对本发明的实施方式涉及的半导体装置的检查方法进行说明。存在对相同或对应的结构要素标注相同的标号，省略重复说明的情况。

实施方式1.

图1是芯片状态的半导体装置的剖面图。该半导体装置在芯片的中央部分具有流过主电流的单元构造10。并且，以包围单元构造10的方式形成有终端构造12。单元构造10和终端构造12形成在衬底14上。

对单元构造10进行说明。在单元构造10中的衬底14的表面侧形成有阳极16。在阳极16的上方形成有表面电极18。在衬底14的背面形成有阴极20。