[发明专利]FINFET结构及其形成方法

说明书

技术领域

本公开涉及物理科学，更具体地，涉及鳍型场效应晶体管(FinFET)结构及其制造方法。

背景技术

某些类型的场效应晶体管(FET)具有包括在衬底上方延伸的鳍状结构的三维非平面构造。这种场效应晶体管被称为FinFET。所述衬底可以包括绝缘体上半导体(SOI)衬底或体半导体衬底。在某些FinFET中，硅鳍通过诸如侧壁图像转移(SIT)的已知技术形成在衬底上。包括SOI衬底的FinFET可以部分地通过在光刻之后选择性地蚀刻晶体硅层向下到达氧化物或者该衬底的其它绝缘层而形成。当采用SOI衬底时，有源鳍高度由SOI厚度设定。在体FinFET中，有源鳍高度由氧化物厚度和蚀刻后的鳍高度设定。可以使用“首先栅(gate-first)”工艺形成FinFET的栅极，其中在选择性的外延生长(其中源极区和漏极区被扩大)之前形成栅极叠层和分隔物(spacer)。或者，可以采用“最后栅(gate-last)”工艺，其中紧接在鳍构图之后形成源极/漏极区。最后栅过程可涉及制作伪(dummy)栅、制造晶体管的其它元件、去除伪栅以及用实际的栅极材料代替被去除的伪栅。

可以在FinFET的制造期间通过在(一个或多个)鳍结构的侧壁上选择性的外延生长提供掺杂的半导体材料。这种生长导致有刻面的(faceted)结构，在一些情况下，所述有刻面的结构合并成连续的体积。

发明内容

本公开的原理提供了一种示例性制造方法，该方法包括获得包括体硅衬底、在所述衬底上的包含掺碳的硅的外延层、在所述掺碳的硅层上的外延含锗层、以及在所述含锗层上的包含晶体硅的层的结构。在所述结构上形成使所述结构的第一区域与所述结构的第二区域电隔离的隔离区。所述方法还包括：从所述结构的所述第二区域去除所述含锗层，由此在所述晶体硅层下方在所述第二区域内形成空间；在所述空间内形成绝缘层；热混合所述结构的所述第一区域中的所述含锗层和所述晶体硅层，从而形成包含硅锗的层；在所述第一区域中由所述硅锗层形成多个包含硅锗的鳍，以及在所述第二区域中由所述晶体硅层形成多个鳍。

另一示例性制造方法包括：在实质上未掺杂的硅衬底上沉积外延掺碳的硅层；在所述掺碳的硅层上沉积外延硅锗层，以及在所述硅锗层上沉积实质上未掺杂的外延硅层，由此形成第一结构，该第一结构包括所述硅衬底、所述掺碳的硅层、所述硅锗层和所述外延硅层。在所述第一结构内形成浅沟槽隔离区。去除所述浅沟槽隔离区的第一侧的所述硅锗层，由此在所述外延硅层下方在所述第一结构内形成空间。用电绝缘材料填充所述空间。所述方法还包括如下步骤：热混合在所述浅沟槽隔离区的第二侧的所述硅锗层和所述外延硅层，由此形成硅锗表面层。在所述浅沟槽隔离区的所述第一侧由所述外延硅层形成第一组平行鳍，并且在所述浅沟槽隔离区的所述第二侧由所述硅锗表面层形成第二组平行鳍。

根据示例性实施例的结构包括体硅衬底和所述体硅衬底上的外延掺碳的硅层。所述结构还包括与所述外延掺碳的硅层的第一部分邻接的多个包含硅锗的鳍。绝缘层与所述外延掺碳的硅层的第二部分邻接。多个包含晶体硅的鳍与所述绝缘层邻接。隔离区使所述外延掺碳的硅层的所述第一部分和所述第二部分电隔离。

如本申请中所使用的“便于”某动作包括执行该动作、使该动作更容易、帮助执行该动作或者使得该动作被执行。因此，通过举例而非限制，在一个处理器上执行的指令可以通过发送适当的数据或命令使得由在远程处理器上执行的指令所执行的动作被执行或者辅助该动作被执行，便于该动作。为了避免疑问，当一个施动者便于而不是执行动作时，该动作仍由某实体或实体组合执行。

本申请中公开的FinFET结构和制造方法可以提供显著的有益技术效果。例如，一个或多个实施例可以提供下述优点中的一个或多个：

·增强的FinFET性能；

·避免鳍结构中的缺陷；

·nFET和pFET的不同材料具有统一的鳍高度(表面形貌)；

·不同的沟道材料用于nFET和pFET器件，因此能够独立地优化nFET和pFET特性。

从下文中对其示例性实施例的详细描述中，这些和其它特征及优点将变得显而易见，所述详细描述要结合附图阅读。

附图说明

图1是体硅衬底的示意性示例。

图2是包括形成在其上的掺碳的硅层的图1的衬底的示意性示例；

图3是示出了沉积在掺碳的硅层上的硅锗层的图2的结构的示意性示例；

图4是示出了外延沉积在硅锗层上的硅层的图3的结构的示意性示例；