[发明专利]制造FinFET器件的方法

说明书

技术领域

本发明涉及半导体技术领域，更具体地，涉及鳍式场效应晶体管器件及其制造方法。

背景技术

半导体集成电路（IC）工业经历了指数式增长。IC材料和设计中的技术进步产生了一代又一代IC，其中，每代IC都比前一代IC具有更小和更复杂的电路。在IC演化的过程中，功能密度（即，单位芯片面积上的互连器件的数量）普遍增加，而几何尺寸（即，使用制造工艺可以形成的最小组件（或线））减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本提供益处。

这种按比例缩小也增加了处理和制造IC的复杂性，为了实现这些进步，需要IC处理和制造中的类似的发展。例如，已经引入诸如鳍式场效应晶体管（FinFET）的三维晶体管以代替平面晶体管。尽管现有的FinFET器件及FinFET器件的制造方法通常已经足以实现其预期目的，但是并非在各个方面都符合要求。期望该领域有所改进。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于制造鳍式场效应晶体管（FinFET）器件的方法，所述方法包括：在衬底上方形成具有第一厚度的第一介电层；蚀刻所述第一介电层和所述衬底以形成第一鳍和第二鳍，所述第一介电层位于所述第一鳍和所述第二鳍之上；沿着所述第一鳍和所述第二鳍的侧壁形成厚度不同于第一厚度的第二介电层；在所述第一鳍和所述第二鳍上方形成保护层；去除所述第二鳍上的所述保护层的一部分和所述第一介电层；使所述第二鳍凹进以形成沟槽；在所述沟槽中凹进的第二鳍上外延生长半导体材料层；以及去除所述保护层以显露所述第一鳍和所述第二鳍，使得：所述第一鳍由衬底材料形成，并且所述第一介电层位于其顶部上且所述第二介电层位于其侧壁上；以及所述第二鳍由所述半导体材料层形成。

在该方法中，在高于450℃的工艺温度下形成所述第一介电层。

在该方法中，在温度高于450℃的氧气环境中，通过退火来形成所述第二介电层。

该方法进一步包括：在蚀刻所述衬底以形成所述第一鳍和所述第二鳍之后，在所述衬底的上方沉积隔离层，包括填充所述第一鳍和所述第二鳍之间的间隔；以及使所述隔离层凹进以形成隔离区。

该方法进一步包括：在使所述第二鳍凹进之后，去除沿着所述第二鳍的侧壁的所述第二介电层。

在该方法中，在使隔离层凹进期间，在所述第一鳍和所述第二鳍上的所述第一介电层的外边缘处形成凹部。

在该方法中，通过基本不蚀刻所述保护层的选择性蚀刻来形成所述沟槽，其中，所述沟槽将所述保护层作为其侧壁。

在该方法中，所述沟槽的侧壁控制所述半导体材料层在所述沟槽中外延生长的形状。

根据本发明的另一方面，提供了一种用于制造鳍式场效应晶体管（FinFET）器件的方法，所述方法包括：在衬底上方沉积具有第一厚度的第一介电层；蚀刻所述第一介电层和所述衬底以形成第一鳍、第二鳍和第三鳍；沿着所述第一鳍、所述第二鳍和所述第三鳍的侧壁形成具有不同于所述第一厚度的第二厚度的第二介电层；在所述第二鳍的上方形成第一半导体材料层；以及在所述第三鳍的上方形成第二半导体材料层。

在该方法中，在高于450℃的工艺温度下形成所述第一介电层。

在该方法中，在温度高于450℃的氧气环境中，通过退火来形成所述第二介电层。

该方法进一步包括：在蚀刻所述衬底以形成所述第一鳍和所述第二鳍之后，在所述衬底上方沉积隔离层，包括填充所述第一鳍、所述第二鳍和所述第三鳍之间的间隔；以及使所述隔离层凹进以形成隔离区。

在该方法中，在使所述隔离层凹进期间，在所述第一鳍、所述第二鳍和所述第三鳍上的所述第一介电层的外边缘处形成凹部。

在该方法中，在所述第二鳍的上方形成所述第一半导体材料层包括：在所述第一鳍、所述第二鳍和所述第三鳍的上方沉积第一保护层；去除所述第二鳍上的所述第一保护层的一部分和所述第一介电层；使所述第二鳍凹进以形成第一沟槽；沿着所述第二鳍的侧壁去除所述第二介电层；以及在所述第一沟槽中外延生长所述第一半导体材料层，其中，所述第一沟槽的侧壁控制所述第一半导体材料层在所述第一沟槽中外延生长的形状。