[发明专利]一种闪存器件及其制备方法有效
申请号: | 201410105950.0 | 申请日: | 2014-03-20 |
公开(公告)号: | CN104934429B | 公开(公告)日: | 2018-03-02 |
发明(设计)人: | 李敏 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L27/115 | 分类号: | H01L27/115;H01L29/06;H01L27/11568 |
代理公司: | 上海光华专利事务所(普通合伙)31219 | 代理人: | 李仪萍 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 闪存 器件 及其 制备 方法 | ||
技术领域
本发明涉及半导体工艺领域,特别是涉及一种闪存器件及其制备方法。
背景技术
随着各种移动设备中对数据存储要求的日益增大,对能在断电情况下仍然保存数据的非挥发性半导体存储器(非易失性存储器)的需求越来越大。快闪存储器(Flash Memory,简称闪存)是一种发展很快的非挥发性半导体存储器,它既具有半导体存储器读取速度快、存储容量大的优点,又克服了DRAM和SRAM那样切断电源便损失所存数据的缺陷。它与EPROM、EEPROM一样可以改写,又比它们容易改写且价格相对便宜。快闪存储器自从1988年由英特尔率先推出之后,已被应用在数以千计的产品之中,包括移动电话、笔记本电脑、掌上电脑和U盘等移动设备、以及网络路由器和舱内录音机这样的工业产品中。同计算机硬盘比较,它不仅存取快,而且体小量轻、功耗底,还不易损坏。因此,快闪存储器具有其它广阔的应用领域,适用于高集成度、高性能、数据采集和保密以及断电仍然保留信息等多种场合。
目前市场上流行的闪存阵列主要以NOR(或非门)型阵列结构和NAND(与非门)型阵列结构为主流,其中,NOR闪存存储器(NOR Flash)在存储格式和读写方式上都与常用的内存相近,支持随机读写,具有较高的速度。
闪存在传统的MOS晶体管结构基础上增加了一个浮栅(Floating Gate)和一层隧穿氧化层(Tunnel Oxide),并利用浮栅来存储电荷,实现存储内容的非挥发性。
现有技术中制备浮栅的步骤为:
步骤一,如图1A所示,提供半导体衬底1A,在所述半导体衬底1A上依次形成垫氧化层(Pad oxide)2A和垫氮化层(Pad nitride)3A;
步骤二,如图1B所示,刻蚀所述垫氧化层2A、垫氮化层3A和半导体衬底1A,形成沟槽4A以定义出有源区9A,并在沟槽表面生长衬氧化层(Lining oxide)5A;
步骤三,如图1C所示,在所述沟槽中填充满绝缘介质材料,所述绝缘介质材料表面与垫氮化层3A表面齐平,形成浅沟道隔离结构(STI)6A;
步骤四,如图1D所示,采用湿法刻蚀的方法去除所述垫氮化层3A、垫氧化层2A,露出所述有源区9A表面,并对有源区9A进行离子注入;
步骤五,如图1E所示,在所述有源区9A表面依次沉积隧穿氧化层7A和浮栅8A。
由于去除所述垫氮化层和垫氧化层的工艺一般采用的是湿法刻蚀工艺,并且后续工艺中会多次用到湿法处理方式,因此浅沟道隔离结构顶部两侧会在腐蚀溶液侵蚀下损失掉一部分,形成有凹坑(Divot)。浅沟道隔离结构的作用是隔离,一般对浅沟道隔离结构的漏电要求非常高,而浅沟道隔离结构顶部两侧凹坑容易累积电荷并形成较密集的电场,导致该处发生漏电,使隔离效果变差。
另外,凹坑的存在使后续沉积在浅沟道隔离结构之间有源区表面上的浮栅两侧出现袋状的轮廓(Bag Profile),使浮栅的宽度大于有源区表面的宽度,这样,在一定程度上阻止了后续工艺中有源区离子注入的剂量,影响离子注入效果。并且,袋状轮廓的浮栅还会影响后续工艺,造成侧墙底部多晶硅的刻蚀残留。
因此,提供一种改进的闪存制作方法是本领域技术人员需要解决的课题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种闪存器件及其制备方法,用于解决现有技术中浅沟道隔离结构顶部两侧出现凹坑、浮栅两侧出现袋状轮廓的问题。
为实现上述目的及其他相关目的,本发明提供一种闪存器件的制备方法,所述闪存器件的制备方法至少包括步骤:
1)提供半导体衬底,在所述半导体衬底上自下而上依次形成第一垫氧化层、第一垫氮化层、第二垫氧化层以及第二垫氮化层;
2)刻蚀所述第一垫氧化层、第一垫氮化层、第二垫氧化层、第二垫氮化层及半导体衬底,形成沟槽以定义出有源区;
3)于所述的沟槽表面生长衬氧化层,并在沟槽中填满绝缘介质材料,所述绝缘介质材料表面与第二垫氮化层表面齐平,从而形成浅沟道隔离结构;
4)去除所述第二垫氮化层、第二垫氧化层,并对所述有源区进行离子注入;
5)去除所述第一垫氮化层、第一垫氧化层,露出所述有源区表面,在有源区表面自下而上依次沉积隧穿氧化层和浮栅,获得的浮栅的宽度与有源区表面宽度相同。
优选地,采用低压化学气相沉积、热氧化或分子束外延制备形成所述第一垫氧化层、第一垫氮化层、第二垫氧化层及第二垫氮化层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410105950.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:高电子迁移率晶体管温度传感器
- 下一篇:连接器组件
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的