[发明专利]半导体封装结构的形成方法

说明书

一种半导体封装结构的形成方法，包括：提供半导体芯片，在芯片的焊盘上依次形成耐热金属层和金属浸润层，在金属浸润层上依次形成附着层和阻挡层，在阻挡层上形成焊料后回流，形成柱状凸点；提供引线框架，将形成有柱状凸点的芯片倒装于引线框架上，所述柱状凸点与引线框架的内引脚电连接；形成密封所述芯片、柱状凸点和引线框架，并裸露出所述外引脚的塑封层。本发明使得封装结构占据的横向的面积减小，整个封装结构的体积相应减小，提高了封装结构的集成度。

技术领域

本发明涉及半导体封装领域，尤其涉及一种半导体封装结构、的形成方法。

背景技术

随着电子产品如手机、笔记本电脑等朝着小型化，便携式，超薄化，多媒体化以及满足大众需求的低成本方向发展，高密度、高性能、高可靠性和低成本的封装形式及其组装技术得到了快速的发展。与价格昂贵的BGA(Ball Grid Array)等封装形式相比，近年来快速发展的新型封装技术，如四边扁平无引脚QFN(Quad Flat No-leadPackage)封装，由于其具有良好的热性能和电性能、尺寸小、成本低以及高生产率等众多的优点，引发了微电子封装技术领域的一场新的革命。

图1为现有的QFN封装结构的结构示意图，所述QFN封装结构包括：半导体芯片14，所述半导体芯片1上具有焊盘2；引脚3(引线框架)，所述引脚3围绕所述半导体芯片1的四周排列；金属导线4，金属导线4将半导体芯片1的焊盘2与环绕所述半导体芯片1的引脚3电连接；塑封材料5，所述塑封材料5将半导体芯片1、金属线4和引脚3密封，引脚3的表面裸露在塑封材料的底面，通过引脚3实现半导体芯片1与外部电路的电连接。

现有的封装结构占据的体积较大，不利于封装结构集成度的提高。

发明内容

本发明解决的问题是怎样提高封装结构的集成度。

为解决上述问题，本发明提供一种半导体封装结构的形成方法，包括：提供半导体芯片，所述芯片的表面设有焊盘和钝化层，所述钝化层设有裸露所述焊盘的第一开口；在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层；在金属浸润层上形成光刻胶，所述光刻胶设有曝露出芯片焊盘上方金属浸润层的第二开口，所述第二开口小于所述第一开口；在第二开口中的金属浸润层上依次形成附着层和阻挡层；在阻挡层上形成焊料；去除光刻胶；蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露；回流焊料，形成柱状凸点；其中，所述焊料的厚度是35～70μm；提供L型引线框架，所述L型引线框架设有若干分立的引脚，内引脚和外引脚设于引脚的相对两面；将形成有柱状凸点的芯片倒装于引线框架上，所述柱状凸点与所述内引脚电连接，所述外引脚沿远离所述柱状凸点的方向延伸；通过注塑形成密封所述芯片、柱状凸点和引线框架，并裸露出所述外引脚的塑封层，其中，填充所述塑封层时，所述若干分立的引脚间的开口与所述芯片之间的空间以及所述芯片与所述内引脚之间的空间是相通的，所述塑封层包围所述芯片，并填充满所述若干分立的引脚间的开口及所述芯片和所述内引脚之间的区域。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的封装结构的形成方法将半导体芯片倒装在引脚上方，通过柱状凸点将半导体芯片上的焊盘与内引脚电连接，使得形成的封装结构占据的横向的面积减小，整个封装结构的体积较小，提高了封装结构的集成度。

附图说明

图1为现有技术封装结构的结构示意图；

图2～图11为本发明实施例封装结构的形成过程的剖面结构示意图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

首先，参考图2，提供半导体芯片200，所述半导体芯片200的表面设有焊盘201和钝化层202，所述钝化层202设有裸露所述焊盘201的第一开口。