[发明专利]半导体芯片与具有该半导体芯片的层叠型半导体封装

说明书

本发明涉及一种半导体芯片和具有该半导体芯片的层叠型半导体封装。该半导体芯片包含：半导体芯片体，其具有形成有多个接合焊垫的第一表面和与该第一表面相对的第二表面；多个第一和第二贯穿电极，其通过该半导体芯片体且其一端部与各接合焊垫电连接；绝缘层，其在该半导体芯片体的第二表面上形成，使得该第一和第二贯穿电极的另一端部不会被该绝缘层覆盖；以及第一散热层，其形成在该绝缘层上。

相关申请的交叉引用

本专利申请依美国专利法U.S.C.119(a)主张2013年7月5日在韩国知识产权局申请的韩国专利申请第10-2013-0078718号的优先权，通过引用将该专利申请的全部内容并入于此。

技术领域

本发明系涉及一种半导体封装，特别是涉及一种能轻易散热的半导体芯片，以及一种具有该半导体芯片的层叠型半导体封装。

背景技术

随着电子产品变得越来越小且功能越来越强大，需要使更小的电子产品包括更多的芯片以满足所需的功能。因为对于能够实现更低成本、更高性能、日益微型化、及高封装密度的半导体元件的需求增加，已发展出具有多芯片的封装，例如多芯片封装，以满足该需求。

多芯片封装在单个半导体封装中包含了多个半导体芯片。贯穿基板通路(以下简称为TSV)技术提供了垂直的电连接，其将晶片的整个厚度从形成于该集成电路裸芯的顶侧半导体表面上的导电层级中的一个(例如，接触层级或后端工艺金属互连层级中的一个)扩展至该裸芯的底侧表面。与以常规引线键合技术而形成的电路径(electrical path)相比，该垂直电路径显著较短。

发明内容

多种实施例大体关于一种能轻易散热的半导体芯片和一种具有该半导体芯片的层叠型半导体封装。

在本发明的实施例中，半导体芯片包含：半导体芯片体，具有形成有多个接合焊垫的第一表面和与该第一表面相对的第二表面；多个第一和第二贯穿电极，其通过该半导体芯片体且其一端部电连接至接合焊垫；绝缘层，形成于该半导体芯片体的第二表面之上以致各第一和第二贯穿电极的另一端部不被该绝缘层覆盖；以及第一散热层，形成于该绝缘层之上。

在本发明的实施例中，层叠型半导体封装包含：半导体芯片，包含具有形成有多个接合焊垫的第一表面和与该第一表面相对的第二表面的半导体芯片体，通过该半导体芯片体且其一端部电连接至接合焊垫的多个第一和第二贯穿电极，形成于该半导体芯片体的第二表面之上以致各第一和第二贯穿电极的另一端部不被该绝缘层覆盖的绝缘层，以及形成于该绝缘层之上的第一散热层；至少一个第二半导体芯片，堆叠于该第一半导体芯片之上，并具有基本上与该第一半导体芯片一样的构造；以及多个连接构件，插在该第一半导体芯片和该第二半导体芯片之间且在堆叠的二个或更多个第二半导体芯片之间。

附图说明

图1是说明根据本发明实施例的半导体芯片的平面视图；

图2A、2B是沿着图1的线A-A′获得的剖面视图；

图3A-3E是沿着图1的线B-B′获得的剖面视图，并说明制造根据本发明实施例的半导体芯片的工艺步骤；

图4A是说明根据本发明实施例的半导体芯片的平面视图；

图4B是沿着图4A的线C-C′获得的剖面视图；

图5A是说明根据本发明实施例的半导体芯片的平面视图；

图5B是沿着图5A的线D-D′获得的剖面视图；

图6是说明根据本发明实施例的半导体芯片的平面视图；

图7是说明根据本发明实施例的层叠型封装的剖面视图；

图8是说明根据本发明实施例的层叠型封装的剖面视图；