[发明专利]快闪存储器及其制造方法

说明书

本发明公开了一种快闪存储器，包括衬底、第一栅极结构、源极区与漏极区、自行对准接触窗、第一介电层以及第二介电层。第一栅极结构位于衬底的晶胞区上。源极区与漏极区分别位于晶胞区的第一栅极结构间的衬底中。自行对准接触窗位于第一栅极结构之间，且位于源极区与漏极区上。第一介电层围绕自行对准接触窗，且在对应第一栅极结构处具有凹陷。第二介电层位于第一介电层中，且填满凹陷，第二介电层的介电常数低于第一介电层的介电常数。

技术领域

本发明涉及一种存储器元件及其制造方法，且特别涉及一种快闪存储器及其制造方法。

背景技术

在快闪存储器（flash memory）的制造工艺中，层间介电层的介电常数过高容易造成漏极干扰（drain disturb），而出现读取失败（read fail）以及位线交互影响（BL-BLcoupling effect）的问题。

发明内容

本发明实施例提出一种快闪存储器及其制造方法，能够降低层间介电层的介电常数，使寄生电容下降，进而减少漏极干扰造成的读取失败以及位线交互影响的问题。

本发明实施例提出一种快闪存储器，包括：衬底、多个第一栅极结构、多个源极区与漏极区、多个自行对准接触窗、第一介电层以及第二介电层。第一栅极结构位于衬底的晶胞区上。源极区与漏极区分别位于晶胞区的第一栅极结构之间的衬底中。自行对准接触窗位于第一栅极结构之间，且位于源极区与漏极区上。第一介电层围绕自行对准接触窗，且在对应第一栅极结构处具有凹陷。第二介电层位于第一介电层中，且填满凹陷，第二介电层的介电常数低于第一介电层的介电常数。

依照本發明實施例所述，所述第二介电层的顶面高于所述第一介电层的顶面。

依照本發明實施例所述，所述第一介电层包括氮化硅。

依照本發明實施例所述，所述第二介电层包括氧化硅。

依照本發明實施例所述，所述氧化硅包括旋涂式玻璃。

本发明实施例还提出一种快闪存储器的制造方法，包括提供衬底，衬底包括晶胞区。在衬底的晶胞区上形成多个第一栅极结构。在第一栅极结构之间的衬底中形成源极区与漏极区。在衬底上形成图案化的导体层，覆盖第一栅极结构且至少填满第一栅极结构之间的间隙。在第一栅极结构之间的衬底上形成多个虚拟自行对准接触窗插塞，虚拟自行对准接触窗插塞位于源极区与漏极区之上，并在虚拟自行对准接触窗插塞周围形成多个开口。在虚拟自行对准接触窗插塞以及开口表面形成第一介电层。在第一介电层上形成第二介电层，第二介电层填满开口，且第二介电层的介电常数低于第一介电层的介电常数。移除虚拟自行对准接触窗插塞，形成多个自行对准接触窗。

依照本發明實施例所述，所述的快闪存储器的制造方法，还包括在所述衬底上形成一停止层，覆盖所述图案化的导体层以及所述第二栅极结构。

依照本發明實施例所述，所述的快闪存储器的制造方法，其中所述第一介电层包括氮化硅。

依照本發明實施例所述，所述的快闪存储器的制造方法，其中所述第二介电层包括氧化硅。

依照本發明實施例所述，所述的快闪存储器的制造方法，其中所述氧化硅包括旋涂式玻璃、高密度电浆氧化硅或采用高纵深比填沟制造工艺系统的化学气相沉积法形成的氧化硅。

本发明实施例的快闪存储器及其制造方法，能够降低层间介电层的介电常数，使寄生电容下降，进而减少漏极干扰造成的读取失败以及位线交互影响的问题。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至1H为根据本发明实施例所绘示的快闪存储器的制造流程的剖面示意图。

其中，附图标记说明如下：