[发明专利]一种FinFET器件及其制造方法

说明书

本发明提供一种FinFET器件及其制造方法，所述制造方法包括：a)提供半导体衬底，在半导体衬底上形成鳍片，且鳍片的顶部形成有硬掩膜层；b)在鳍片两侧的半导体衬底上形成绝缘隔离层，露出硬掩膜层和鳍片的大部分；c)在露出的鳍片的两侧形成紧靠鳍片的侧墙；d)去除硬掩膜层；e)对鳍片实施退火，使鳍片的顶部与侧壁之间的夹角呈拐角圆化；f)去除侧墙。根据本发明，形成的鳍片的顶部与侧壁之间的夹角呈拐角圆化，即鳍片的顶部呈圆弧状，可以降低FinFET器件的关态电流，提升器件的性能。

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成FinFET器件的鳍片（Fin）的方法及具有所述鳍片的FinFET器件。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。

随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管（FinFET）的发展。相对于现有的平面晶体管，FinFET是用于22nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。

现有技术通常采用以下工艺步骤形成FinFET器件的鳍片：首先，在硅基体上形成掩埋氧化物层以制作绝缘体上硅（SOI）结构；接着，在绝缘体上硅结构上形成硅层，其构成材料可以是单晶硅或者多晶硅；然后，图形化硅层，并蚀刻所述经图形化的硅层，以形成鳍片。接下来，可以在鳍片的两侧及顶部形成栅极结构，并在鳍片的两端形成锗硅应力层。

采用上述工艺过程制作的鳍片的顶部和侧壁之间的夹角基本上呈90度，有研究表明，如果鳍片的顶部和侧壁之间的夹角能够呈拐角圆化状，则可以进一步降低FinFET器件的关态电流，提升器件的性能。

因此，需要提出一种方法，以能够精确控制形成的鳍片的顶部和侧壁之间的夹角的圆化程度，进一步提升FinFET器件的性能。

发明内容

针对现有技术的不足，本发明提供一种FinFET器件的制造方法，包括：a)提供半导体衬底，在所述半导体衬底上形成鳍片，且所述鳍片的顶部形成有硬掩膜层；b)在所述鳍片两侧的半导体衬底上形成绝缘隔离层，露出所述硬掩膜层和所述鳍片的大部分；c)在所述露出的鳍片的两侧形成紧靠所述鳍片的侧墙；d)去除所述硬掩膜层；e)对所述鳍片实施退火，使所述鳍片的顶部与侧壁之间的夹角呈拐角圆化；f)去除所述侧墙。

进一步，实施步骤a)包括：在所述半导体衬底上沉积形成所述硬掩膜层；通过旋涂、曝光、显影工艺形成具有所述鳍片的顶部图案的光刻胶层；蚀刻去除未被所述光刻胶层遮蔽的硬掩膜层，形成具有所述鳍片的顶部图案的硬掩膜层；通过灰化工艺去除所述光刻胶层；以所述具有所述鳍片的顶部图案的硬掩膜层为掩膜，蚀刻所述半导体衬底，以形成所述鳍片。

进一步，所述硬掩膜层的厚度为2-20nm，所述硬掩膜层的构成材料为氮化硅，所述绝缘隔离层的构成材料是作为浅沟槽隔离结构的材料的氧化物，所述侧墙的构成材料为二氧化硅。

进一步，实施步骤b)包括：在所述半导体衬底上沉积所述绝缘隔离层，以完全覆盖所述鳍片；执行化学机械研磨直至露出位于所述鳍片顶部的硬掩膜层；实施回蚀刻，以露出所述硬掩膜层和所述鳍片的大部分。

进一步，采用选择性外延生长工艺实施步骤c)，所述侧墙的宽度为2-10nm，所述侧墙的顶部与所述鳍片的顶部之间的高度差为0-10nm。

进一步，采用湿法蚀刻实施步骤d)，所述湿法蚀刻的腐蚀液为磷酸。