[发明专利]Au系钎料模片接合半导体装置及其制造方法

权利要求书

1.一种Au系钎料模片接合半导体装置，具有在半导体元件芯片和以Cu为主要原料的Cu基板之间夹持Au系钎料层的模片接合构造，其特征在于，具备：

致密金属膜，其配设于所述Cu基板和所述Au系钎料层之间，并具有以在俯视时成为规定形状的方式构图的微细槽；

微小亚铃截面构造体，其分别埋设于所述Cu基板、所述Au系钎料层及所述致密金属膜的微细槽，以Cu和Au为主要元素。

2.如权利要求1所述的Au系钎料模片接合半导体装置，其特征在于，

所述致密金属膜为以Ni、或Co、或Ni和Co双方为主要材料的金属膜。

3.如权利要求1所述的Au系钎料模片接合半导体装置，其特征在于，

所述致密金属膜为通过无电解电镀法而形成的含有P的以Ni、或Co、或Ni和Co双方为主要材料的金属膜。

4.如权利要求1所述的Au系钎料模片接合半导体装置，其特征在于，

形成于所述致密金属膜的微细槽在俯视时二维周期地形成。

5.如权利要求4所述的Au系钎料模片接合半导体装置，其特征在于，

所述二维周期地形成的微细槽为方形周期图案、六方周期图案、三角周期图案及等间隔平行线图案中的任一种图案。

6.如权利要求1所述的Au系钎料模片接合半导体装置，其特征在于，

形成于所述致密金属膜的微细槽的宽度以相当于所述Au系钎料层的厚度的值为最大，且是从该值到最小值0.1μm之间的值。

7.如权利要求1所述的Au系钎料模片接合半导体装置，其特征在于，

所述微细槽的总正投影面积占所述半导体元件芯片的接合面积整体的的比例为0.1％以上且10％以下。

8.如权利要求1所述的Au系钎料模片接合半导体装置，其特征在于，

所述Au系钎料层含有来源于所述Cu基板的Cu作为有效成分。

9.如权利要求1所述的Au系钎料模片接合半导体装置，其特征在于，

所述微小亚铃截面构造体的主要元素Cu及Au分别以所述Cu基板及所述Au系钎料层为起源。

10.一种半导体装置的制造方法，其特征在于，

在加热台上依次叠置表面覆盖有具有微细槽的致密金属膜的Cu基板、液相线温度在420℃以下的Au系钎料材及半导体元件芯片，

将叠置于加热台上的所述Cu基板、所述Au系钎料材及所述半导体元件芯片加热升温，使所述Au系钎料材熔化，作为夹持在所述Cu基板和所述半导体元件芯片之间的熔液层，

将所述Cu基板、所述半导体元件芯片、夹持在所述Cu基板和所述半导体元件芯片之间的熔液层冷却，使所述熔液层固化，且使所述Cu基板和所述半导体元件芯片接合。

11.如权利要求10所述的半导体装置的制造方法，其特征在于，

通过图案无电解电镀法、或蚀刻法、或激光束加工法中的任一种方法使具有所述微细槽的致密金属膜形成于所述Cu基板表面。

12.如权利要求11所述的半导体装置的制造方法，其特征在于，

在使具有所述微细槽的致密金属膜形成于所述Cu基板表面的处理的最终工序中，施加对所述Cu基板整个面用厚度不足0.2μm的镀膜覆盖所述致密金属膜的处理。

13.如权利要求10所述的半导体装置的制造方法，其特征在于，

在将叠置于加热台上的所述Cu基板、所述Au系钎料材及所述半导体元件芯片加热升温时，在5毫巴以下的减压下执行。

14.一种Au系钎料模片接合半导体装置，具有在半导体元件芯片和以Cu为主要原料的Cu基板之间夹持Au系钎料层的模片接合构造，其特征在于，具备：

致密金属膜，其配设于所述Cu基板和所述Au系钎料层之间，并具有以在俯视时成为规定形状的方式构图的微细槽；

钎料结合单元，其分别埋设于所述Cu基板、所述Au系钎料层及所述致密金属膜的微细槽，以Cu和Au为主要元素通过微小亚铃截面构造将所述Cu基板和所述Au系钎料层结合。