[发明专利]硅上Ⅲ-N半导体结构和技术

权利要求书

1.一种集成电路，包括：

晶体硅衬底；

所述衬底上的成核层；以及

形成在所述成核层上的第一半导体层，所述第一半导体层包括：

位于所述成核层上并且具有多个分立的三维半导体结构的不连续的三维氮化镓(GaN)层；以及

直接位于所述不连续的三维GaN层上的二维GaN层，

其中，所述不连续的三维GaN层具有范围为1-250nm的厚度，以及

其中，所述二维GaN层具有至少1.2μm的厚度。

2.根据权利要求1所述的集成电路，其中，所述成核层包括氮化铝(AlN)、氮化铝镓(AlGaN)、和/或前述材料中的任何材料的组合的至少其中之一，并且其中，所述集成电路还包括位于所述成核层上的图案化的绝缘体层，所述图案化的绝缘体层包括二氧化硅(SiO₂)、氮化硅(SiN_x)、二氮化钨(WN₂)、氮化钨和氮化钛、氧化铝(AI₂O₃)、和/或前述材料中的任何材料的组合的至少其中之一。

3.根据权利要求1所述的集成电路，还包括形成在所述第一半导体层上或内的第二半导体层，其中，所述第二半导体层包括位于所述二维GaN层上的氮化铝镓(AlGaN)层和位于所述AlGaN层上的GaN层。

4.根据权利要求3所述的集成电路，其中，所述第二半导体层包括AlGaN和GaN的多个交替的层。

5.根据权利要求3所述的集成电路，其中，所述第二半导体层位于所述二维GaN层内。

6.根据权利要求1所述的集成电路，其中，所述三维GaN层包括多个岛状半导体结构和/或多个纳米线的至少其中之一。

7.根据权利要求1所述的集成电路，其中，所述衬底具有[100]的晶体取向。

8.根据权利要求1所述的集成电路，还包括覆盖层，所述覆盖层包括AlGaN、氮化铝铟(AlInN)、和/或氮化铟镓(InGaN)的至少其中之一。

9.根据权利要求1所述的集成电路，其中，所述集成电路呈现大约3×10⁹/cm²或更小的缺陷密度、大约200裂纹/mm²或更小的表面裂纹密度、和/或大约5nm或更小的均方根(RMS)表面粗糙度的至少其中之一。

10.一种片上系统，其包括根据权利要求1至9中的任一项所述的集成电路。

11.一种移动计算系统，其包括根据权利要求1至9中的任一项所述的集成电路。

12.一种形成集成电路的方法，所述方法包括：

在晶体硅衬底上形成成核层；以及

在所述成核层上形成第一半导体层，所述第一半导体层包括：

位于所述成核层上并且具有多个分立的三维半导体结构的不连续的三维氮化镓(GaN)层以及直接位于所述不连续的三维GaN层上的二维GaN层，

其中，所述不连续的三维GaN层具有范围为1-250nm的厚度，以及

其中，所述二维GaN层具有至少1.2μm的厚度。

13.根据权利要求12所述的方法，还包括：在形成所述第一半导体层之前在所述成核层上形成图案化的绝缘体层，其中，所述图案化的绝缘体层包括二氧化硅(SiO₂)、氮化硅(SiN_x)、二氮化钨(WN₂)、氮化钨和氮化钛、氧化铝(AI₂O₃)、和/或前述材料中的任何材料的组合的至少其中之一。