[发明专利]碳化硅衬底、半导体器件及其制造方法

说明书

技术领域

本发明涉及碳化硅衬底、半导体器件及其制造方法。更具体地讲，本发明涉及能够提高半导体器件特性的良率的碳化硅衬底、使用该衬底的半导体器件及其制造方法。

背景技术

近年来，为了实现半导体器件的更高击穿电压和更低损耗、在高温环境下使用半导体器件等，已越来越多地采用碳化硅作为形成半导体器件的材料。由于碳化硅相比于由诸如氮化镓的氮化物制成的半导体时具有优异的导热性，因此对于高压和大电流下的高功率应用而言，碳化硅作为半导体器件的衬底是极佳的。

为了在衬底上形成高质量的外延层，衬底可以在形成外延层之前经受表面处理。例如，日本专利特开No.2010-163307(专利文献1)描述了一种氮化硅衬底，该氮化硅衬底具有包含3at％至25at％的碳和5×10¹⁰原子/cm²至200×10¹⁰原子/cm²的p型金属元素的表面层。由此，得到具有稳定化表面的氮化硅衬底。

引用列表

专利文献

PTL1：日本专利特开No.2010-163307

发明内容

技术问题

然而，表面的状态取决于衬底材料而不同，从而导致表面氧化和杂质吸附或粘附于表面的容易度存在差异。因此，即使日本专利特开No.2010-163307中描述的方法应用于碳化硅衬底，也难以得到具有稳定化表面的碳化硅衬底。

本发明致力于解决此问题，本发明的一个目的在于提供具有稳定化表面的碳化硅衬底、使用碳化硅衬底的半导体器件及其制造方法。

问题的解决方法

本发明的发明人已研究碳化硅衬底的表面的状态与使用碳化硅衬底的半导体器件的特性之间的关系。结果，发明人已发现，半导体器件的特性因其上将形成外延生长层的碳化硅衬底主表面中存在杂质元素而受到影响。发明人还获得的发现是，半导体器件的性质取决于杂质元素的类型而不同。

具体地讲，当碳化硅衬底表面中存在许多杂质时，因为与衬底的晶格匹配受阻，所以外延生长被禁止。另外，当用气氛中的氧在碳化硅衬底的表面上形成原生氧化物膜时，通过与衬底晶格匹配而生长的外延层的质量劣化。另外，来自气氛的作为杂质的硅(Si)有可能粘附到碳化硅衬底的表面上。当硅增加时，在碳化硅衬底和外延层之间的界面处形成堆积层(piled-up layer)，从而界面处的电阻减小。当界面处的电阻减小时，电流向着衬底泄漏，从而造成半导体器件的特性劣化。具体地讲，在横向半导体器件中，由于漏电流而导致的半导体器件的特性劣化更明显。

作为认真研究的结果，发明人已得到以下的发现。由于在碳化硅衬底表面中存在一定量的硫原子和作为杂质的碳原子，导致表面的氧化和杂质的增加被抑制，由此，可以抑制在表面上形成的外延层的质量劣化。另外，由于在碳化硅衬底表面中存在一定量的硫原子和作为杂质的碳原子，导致抑制了作为杂质的硅粘附于碳化硅衬底的表面。因此，可以抑制碳化硅衬底和外延层之间的界面处的电阻减小。结果，可以提高使用碳化硅衬底制造的半导体器件的良率。

如上所述，已发现，由于在碳化硅衬底表面中存在一定量的硫原子和作为杂质的碳原子，导致碳化硅衬底的表面变稳定，使用该衬底形成的半导体器件的良率可以提高。

根据本发明的一种碳化硅衬底具有第一主表面和与所述第一主表面相反的第二主表面。包括第一和第二主表面中的至少一个主表面的区域由单晶碳化硅制成。硫原子在一个主表面中以不小于60×10¹⁰原子/cm²且不大于2000×10¹⁰原子/cm²存在，作为杂质的碳原子在一个主表面中以不小于3at％且不大于25at％存在。