[实用新型]多晶片封装结构

说明书

技术领域

本实用新型涉及半导体封装技术领域，尤其涉及一种多晶片封装结构。

背景技术

动态随机存储器（DRAM）的封装技术几经变迁，从双列直插封装（Dual Inline-pin Package；DIP）、J型引脚小外形封装（Small Out-Line J-Leaded Package；SOJ）、薄型小尺寸封装（Thin Small Outline Package；TSOP）、底部引线塑料封装（Bottom Leaded Plastic；BLP）、焊球阵列封装（Ball Grid Array；BGA）发展到系统级封装（System in Package；SiP）等高性能封装时代。其中，系统级封装为一种对两个以上的晶片、封装器件或者电路进行机械和电气封装的方法；其在有限的空间内可成倍提高存储器容量或实现电子设计功能，解决空间、互连受限的问题，是当前半导体封装的主流。在成本允许的条件下，采用系统级封装技术可以提升DRAM容量，或者拓展产品的内存位宽，适应新一代高位宽、高速、大容量内存芯片的需求。

各种其他器件如Flash，CPU等与DRAM相配合后形成的多晶片系统级封装的封装形式，其单颗器件就独立构成一个系统，如MCP（Multi-Chip Package，多晶片封装器件）、eMCP（embedded Multi-Chip Package，内嵌式多晶片封装器件）这样的系统，其发展主要是朝着满足高容量和高效能两个方向，封装形式一般采用FBGA（Fine-Pitch Ball Grid Array，细间距球栅阵列）。为实现高容量的要求，业界于是发展出各种堆叠技术，比如，引线结合（Stack by wire bond）、层叠封装（Package-on-package）、线路重布技术（RDL-Wire bond），垂直式连接工艺技术(Vertical interconnection process)，金线-金线内连接技术(Gold to Gold interconnection; GGI)与PIP(Package in Package)工艺技术。这些技术虽然在空间上提高了封装体的容量或功能，但是对产品的成本和信号方面产生了较大的影响。往往会发现某些产品的封装成本高居不下，而产品的信号完整性也得不到保证，严重影响产品的性能及可靠性。

请参照图1所示为现有技术中的一种eMCP封装系统采用FBGA形式封装后的截面示意图，从该图中可以看出，该种eMCP封装系统内部封装有多个存储器晶片DR、多个闪存晶片F、控制晶片CT1以及若干颗电容C以及未展示出来的电阻等等器件，其中各种晶片依次堆叠在封装基板上，并通过引线和封装基板连接而将信号连接到封装体外面的锡球上面。由此可见，该种eMCP封装系统采用FBGA形式封装，需要将晶片依次向上堆叠封装形成，一般情况下需要堆叠到四层甚至六层以上。但是，由于整个封装体厚度的外在限制，晶片的厚度就需要减薄，从而加大了晶片碎裂的风险，提高了封装加工厂成本。另外，FBGA封装由于采用在封装基板单面打线，且堆叠层数较多，线弧的跨度比较大，导致金线用量比较大，进而在塑封的时候，线弧之间容易发生短路，进一步增加了加工成本。此外，系统在信号网络较多的时候，各个网络之间的走线相对较密，传统的FBGA封装由于在结构上的限制，往往封装基板需要设计四层以上，其成本会大大增加；且由于信号过密，信号之间容易发生串扰，影响信号的完整性，特别是对于DRAM高速信号。还有传统的焊线工艺，为提高产品制成能力，需要对封装基板进行电镀处理，基板上面需要有电镀导线来导通电流进行电镀；然而，传统FBGA封装，由于结构上的限制，拉出电镀导线比较困难，所以往往需要采用NPL（Non Plating Line，非镀层导线）工艺，导致封装成本的进一步上升。

因此，有必要提供一种改进的多晶片封装结构以解决上述问题。

实用新型内容

本实用新型的目的在于提供一种可有效降低封装成本的多晶片封装结构。

为实现上述实用新型目的，本实用新型提供了一种多晶片封装结构，其包括：基板，设有相对的第一表面和第二表面、设置于第一表面和第二表面上的若干导线、以及至少两个贯穿该第一表面和第二表面的窗口；至少两个DRAM晶片，设置于所述基板的第一表面上并分别覆盖每一所述窗口的一端；第一焊线，穿过所述窗口并电性连接所述DRAM晶片和所述基板的第二表面上的导线；第二晶片，叠置于所述DRAM晶片上；第二焊线，电性连接所述第二晶片和所述基板的第一表面上的导线；封装体，封装在所述基板上的DRAM晶片和第二晶片外围和基板的窗口外围并遮盖所述第一焊线和第二焊线。