[发明专利]一种金属层间介质测试结构及测试方法

说明书

技术领域

本发明涉及半导体测试领域，特别涉及一种金属层间介质测试结构及测试方法。

背景技术

随着半导体技术的发展，半导体器件的特征尺寸越来越小，相应地，采用低介电常数材料制作金属层之间的金属层间介质，可以有效地降低寄生电阻，提高电学性能。这样，在制程的后段工艺中，就可以将金属层间介质制作的越来越薄且越来越窄。由于金属层间介质的越来越薄且越来越窄的特性，同层的金属层之间以及与不同的金属层之间的金属层间介质在制作过程中的击穿电压也会越来越小。因此，为了保证半导体器件在制作时的稳定性，金属层之间的金属层间介质的击穿电压和经时介电质击穿特性（TDDB，Time Dependent Dielectric BreakDown）等电学性能成为了考虑的关键问题。

为了确切得到半导体器件的电学特性，特别是金属层间介质的电学特性，可以设置测试结构，测试金属层间介质的诸如击穿电压、TDDB及漏电流的电学特性。

图1为现有技术的金属层间介质测试结构一的俯视图，从图中可以看出，该测试结构包括当层的多个金属层101，当层的多个金属层101相互平行，相邻当层的多个金属层101中的其中一个金属层101的顶端接入到第一衬垫102，另一个金属层101的底端接入到第二衬垫103，第一衬垫102和第二衬垫103相互平行，且在水平方向上垂直于当层的多个金属层101。该当层的多个金属层101的材料为金属锰。测试时在第一衬垫102和第二衬垫103逐步升高时间的电压，测量当层的金属层101之间的金属层间介质的击穿电压；或者在第一衬垫102和第二衬垫103施加固定的电压，测量当层的金属层101之间的金属层间介质的漏电流及击穿时间。

图2为现有技术金属层间介质测试结构二的俯视图，从图中可以看出，该测试结构包括当层的多个金属层101（被上一层的多个金属层201遮盖，图中未示出），及其上一层的多个金属层201，上一层的多个金属层201在当层的多个金属层101上方。在垂直方向上有多个通孔401贯穿当层的金属层101和上一层的金属层201，当层的多个金属层101相互平行，相邻的当层的多个金属层101中的其中一个金属层101的顶端接入到第一衬垫102，另一个金属层101的底端接入到第二衬垫103，第一衬垫102和第二衬垫103相互平行，且在水平方向上当层的多个金属层101垂直。通孔401采用导电金属填充，比如钨或铜等。相应地，上一层的多个金属层201互相平行，相邻上一层的多个金属层201中的其中一个金属层201的顶端接入到第一衬垫102，另一个金属层201的底端接入到第二衬垫103。在具体测试时，在第一衬垫102和第二衬垫103逐渐升高施加的电压，测量当层的金属层101与上一层的金属层102之间的具有通孔的金属层间介质；或者在在第一衬垫102和第二衬垫103施加固定的电压，测量当层的金属层101与上一层的金属层102之间的具有通孔的金属层间介质的漏电流及击穿时间。

图3为现有技术金属层间介质测试结构三的俯视图，从图中可以看出，该测试结构包括当层的多个金属层101及上一层的金属层201，上一层的金属层201垂直在当层的金属层101上方，遮盖当层的多个金属层101的部分区域。当层的多个金属层101相互平行，一端接入到第一衬垫102上，上一层的金属层201互相平行，其中相对接入到第一衬垫102上的当层的多个金属层101一端的另一端接入到第二衬垫103上。在测试时，在第一衬垫102和第二衬垫103逐步升高时间的电压，测量当层的金属层101与上一层金属层201之间的金属层间介质的击穿电压特性；或者在第一衬垫102和第二衬垫103施加固定的电压，测量当层的金属层101与上一层金属层201之间的金属层间介质的漏电流及击穿时间。

可以看出，为了测试当层的金属层之间的，当层的金属层与上一层的金属层之间的具有接触孔的，以及当层的金属层与上一层的金属层之间的金属层间介质的电学特性，该电学特性为击穿电压、漏电流或击穿时间等，需要分别有针对性的设计测试结构，分别进行不同的电学测试。比较繁琐且不容易实现。

发明内容

有鉴于此，本发明提供一种金属层间介质测试结构，该测试结构能够分别测试当层的金属层之间的，当层的金属层与上一层的金属层之间的具有接触孔的，以及当层的金属层与上一层的金属层之间的金属层间介质的电学特性，测试简单且易于实现。