[发明专利]半导体结构的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。而在存储器件中，近年来闪速存储器（flash memory，简称闪存）的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

随着半导体技术发展，对存储器件进行更为广泛的应用，需要将所述存储器件与其他器件区同时形成在一个芯片上，以形成嵌入式半导体存储装置。例如将所述存储器件内嵌置于中央处理器，则需要使得所述存储器件与嵌入的中央处理器平台进行兼容，并且保持原有的存储器件的规格及对应的电学性能。一般地，需要将所述存储器件与嵌入的标准逻辑装置进行兼容。对于嵌入式闪存器件，其通常分为逻辑区和存储区，逻辑区通常包括高压晶体管和低压晶体管，存储区则包括存储单元，所述存储单元一般包括半导体衬底表面的浮栅和位于浮栅顶部的控制栅结构。

现有技术形成的嵌入式闪存器件中，存储区的存储单元的性能还有待进一步的提高。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，提高嵌入式闪存器件中存储单元的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述半导体衬底表面形成位于第一区域表面的栅介质材料层、位于部分第二区域表面的浮栅介质层、位于浮栅介质层表面的浮栅以及位于所述浮栅表面的控制栅介质层，所述控制栅介质层的表面高于栅介质材料层的表面；在所述半导体衬底表面形成栅极材料层，所述栅极材料层覆盖栅介质材料层的表面、浮栅介质层和浮栅的侧壁以及控制栅介质层的表面，控制栅介质层顶部的栅极材料层的表面高于第一区域上的栅极材料层的表面；在所述栅极材料层表面形成第一填充材料层和位于所述第一填充材料层表面的第一图形化掩膜层，所述第一填充材料层表面齐平并且覆盖所述栅极材料层，所述第一图形化掩膜层覆盖第二区域上的第一填充材料层和部分第一区域上的第一填充材料层；以所述第一图形化掩膜层为掩膜，刻蚀第一区域上的部分第一填充材料层、栅极材料层、栅介质材料层，在半导体衬底的第一区域表面形成栅介质层和位于所述栅介质层表面的栅极；去除所述第一填充材料层和第一图形化掩膜层后，刻蚀第二区域上的栅极材料层，形成位于控制栅介质层表面的控制栅。

可选的，还包括：形成所述栅极之后，对所述栅极表面进行氧化处理，形成栅极氧化层。

可选的，所述栅极氧化层的厚度为

可选的，还包括：形成所述控制栅之后，对所述控制栅表面进行氧化处理，形成控制栅氧化层。

可选的，所述控制栅氧化层的厚度为

可选的，形成所述控制栅的方法包括：在所述半导体衬底表面形成第二填充材料层和位于所述第二填充材料层表面的第二图形化掩膜层，所述第二填充材料层表面齐平并且覆盖所述第一区域上的栅极和第二区域上的栅极材料层，所述第二图形化掩膜层覆盖第一区域上的第二填充材料层和部分第二区域上的第二填充材料层；以所述第二图形化掩膜层为掩膜，刻蚀第二区域上的部分第二填充材料层和栅极材料层，形成位于浮栅介质层表面的控制栅。

可选的，还包括：在所述栅介质层和栅极的侧壁表面以及浮栅介质层、浮栅、控制栅介质层和控制栅的侧壁表面形成第一侧墙；以所述第一侧墙和栅极为掩膜，对栅极两侧的半导体衬底的第一区域进行第一轻掺杂离子注入，形成第一轻掺杂区；在所述第一侧墙表面形成第二侧墙，以所述控制栅、第一侧墙和第二侧墙为掩膜，对控制栅两侧的半导体衬底的第二区域进行第二轻掺杂离子注入，形成第二轻掺杂区；在所述第二侧墙表面形成第三侧墙，以所述栅极、第一侧墙、第二侧墙和第三侧墙为掩膜，对栅极两侧的半导体衬底的第一区域进行第一重掺杂离子注入，形成第一源/漏极；在所述第三侧墙表面形成第四侧墙，以所述控制栅、第一侧墙、第二侧墙、第三侧墙和第四侧墙为掩膜，对控制栅两侧的半导体衬底的第二区域进行第二重掺杂离子注入，形成第二源/漏极。

可选的，所述第一侧墙的材料为氮化硅，厚度为

可选的，所述第二侧墙的材料为氧化硅，厚度为

可选的，所述第三侧墙的材料为氮化硅，厚度为

可选的，所述第四侧墙的材料为氧化硅，厚度为