[发明专利]穿硅通孔（TSV）结构及其制造方法

说明书

技术领域

本发明涉及微电子行业基板封装技术领域，具体涉及一种穿硅通孔（TSV）结构及其制造方法。

背景技术

随着集成电路工艺的发展,除了对器件本身提出的高速、低功耗、高可靠性的性能要求之外,互连技术的发展也在越来越大的程度上影响了器件的总体性能,减少RC延迟时间(其中R是互连金属的电阻,C是和介质相关的电容),达到和器件延迟相当的水平是一个很大的挑战。而硅通孔(TSV)技术则可有效的降低RC延时。TSV技术是先进的三维系统级封装(3D SIP)集成技术乃至三维集成电路(3D IC)集成技术的核心.TSV绝缘完整性是决定其电性能和长期可靠性的关键因素。

铜在硅或介质中都有较高的扩散速率，例如在300℃到700℃温度区间，铜在Si中扩散速率为4.7*10-3exp（-0.43kT）cm2/s， 一旦铜原子进入硅器件，便会成为深能级受主杂质，从而产生复合中心使载流子寿命降低，最终导致器件性能退化甚至失效。另外铜和介质的粘附性能较弱，也较易受到腐蚀。

在TSV制作工艺中, 绝缘膜（如SiO2）的存在可以防止后形成的导电材料(如铜)扩散入衬底,防止互连材料铜和硅基底之间形成导电通道；由于Cu很容易扩散到介质中从而使介质的介电性能严重退化，为了避免铜互联电路中的合金化，阻止填充金属（比如铜）向绝缘层扩散，在Cu和Si之间必须加入一扩散阻挡层从而提高芯片的电学可靠性和稳定性。扩散阻挡层应该具备以下基本性能：

1）优良的稳定性和阻挡铜扩散的特性；

2）较低电阻率。因为扩散阻挡层包围在每层的铜导线周围，扩散阻挡层的电阻也为互连线电阻的一部分。电阻率低可以使得整个互连线的电阻更小；

3）超薄且无针孔裂缝，和上面的原因相同，薄的扩散阻挡层可以使电阻率更低的铜占据更多的空间从而总的互连电阻更低；

4）整个工艺的沉积温度小于400℃；

5）和低k介质、铜、刻蚀停止层等都有较好的粘附性，但不能与其发生任何化学反应。

大多数情况下绝缘膜采用SiO2层，SiO2的形成一般采用PECVD技术。扩散阻挡层一般选择Ti、Ta及他们的氮化物等材料，主流的制作方法是采用溅射的方式，目前主要采用物理气相沉积（PVD）等方式。

当TSV采用单一绝缘层时，在后续背面露头工艺过程中，由于刻蚀深度要求以及刻蚀速率的要求，往往刻蚀溶液会采用氢氟酸+硝酸体系，但是该溶液体系也会刻蚀二氧化硅绝缘层，而且硅和二氧化硅的刻蚀选择比较小，一旦二氧化硅绝缘层刻蚀完后，Ti或TiN等扩散阻挡层就会暴露在刻蚀溶液中，该刻蚀液对Ti的速率更高，造成的结果要么是：1）对填充金属造成刻蚀（单层扩散层结构中，Ti扩散阻挡层刻蚀完后，刻蚀液立即会与填充金属发生反应）；2）扩散阻挡层发生严重根切现象；3）工艺流程的复杂及成本的提高（因为上述结果会考虑使用其他刻蚀液或干法刻蚀，其他的湿法刻蚀液的刻蚀速率较慢，而干法刻蚀对于较大深度的刻蚀成本较高）。

当扩散阻挡层采用如Ti或Ti/TiN结构时，在TSV制作过程中，单一阻挡层与硅和Cu导电层粘附力不是同样的好，因而采用双层结构，但是双层结构也存在一个问题，那就是TiN薄膜应力较大，Ti/TiN结构可能会造成更大的应力，同时该双层结构的电阻也较大，使得可靠性及电性能降低。

发明内容

针对上述问题，本发明提供了一种穿硅通孔（TSV）结构及其制造方法，在保证TSV可靠性和绝缘完整性的同时，简化了工艺流程，降低了制造成本。

其技术方案是这样的：一种穿硅通孔（TSV）结构，其包括TSV孔，所述TSV孔设置在硅衬底上，其特征在于：所述TSV孔内依次设置有绝缘层、多层扩散阻挡层、种子层和导电金属层。

其进一步特征在于：所述扩散阻挡层包括多层扩散阻挡层。

一种穿硅通孔（TSV）结构的制造方法，其特征在于：其包括以下步骤：

（1）、在硅衬底上沉积TSV孔；

（2）、在TSV孔内沉积绝缘层；

（3）、在绝缘层上沉积多层扩散阻挡层；

（4）、在扩散阻挡层上沉积种子层；

（5）、在种子层上填充导电金属；

其进一步特征在于，

在硅衬底上刻蚀TSV孔底部体硅，露出TSV孔头部；

步骤（1）中，采用干法刻蚀TSV孔；

步骤（3）中，沉积多层扩散阻挡层，依次沉积第一层扩散阻挡层Ti或者Ta，第二阻挡层TiN或者TaN和第三阻挡层Ti或者Ta；