[发明专利]碳化硅沟槽型半导体器件及其制作方法

说明书

技术领域

本发明涉及半导体器件及制作方法技术领域，特别涉及一种碳化硅沟槽型半导体器件及其制作方法。

背景技术

双极型器件具有少数载流子电导率调制作用，因此双极型高压器件依旧具有非常低的导通电阻。但是，由于过剩载流子的存在，双极型器件的开关损耗很大，开关频率低。因此，双极型器件一般适用于高压低频开关场合。相反，单极型器件工作时没有过剩载流子存在，其开关损耗低，开关速率高。但是，单极型器件的导通电阻因没有少数载流子进行电导率的调制而变得很大。因此，单极型器件往往适用于低压高频开关场合。对硅器件而言，单极型器件的工作电压往往被限制在1000V以下。

碳化硅具有是硅约3倍宽的禁带宽度（Eg=3.26eV，硅Eg=1.12eV）和高的热导率，因此在阻断电压、高功率和功率密度、工作频率以及工作温度上比硅器件具有更优越的性能。碳化硅具有约10倍于硅的临界电场。同样电压规格的碳化硅器件与硅器件相比较而言，碳化硅器件的漂移层掺杂浓度为硅器件的100倍，碳化硅器件的漂移层厚度仅为硅器件的1/10，碳化硅器件的漂移层导通电阻较硅器件约低3个数量级。因此，碳化硅单极型器件能够适用于3000V以上的工作条件。碳化硅单极型器件包括肖特基二极管、JFET（结型场效应晶体管）和MOSFET（金属-氧化物-半导体-场效应晶体管）等。为了提高击穿电压肖特基二极管通常采用JBS（结势垒肖特基二极管）结构。通过在N型肖特基表面嵌入P型区，JBS结构在反向电压下利用PN结耗尽导电沟道减少泄露电流，可以做到接近PN二极管的耐压。JBS结构中PN结的深度对实现器件的高耐压和低泄漏电流非常关键。碳化硅器件中为得到上述PN结所进行的选择性掺杂是通过离子注入实现的，在注入过程中需要很高的离子注入能量。譬如，0.5μm的注入射程需要约400keV以上的注入能量，而1μm的注入射程需要1MeV以上的能量。碳化硅材料的注入特点首先对注入设备提出了很高的要求；其次，高的离子注入能量容易对被注入材料的晶格造成很大损伤；并且深注入所要求的厚的掩膜阻挡层在工艺实现方面也有一定的难度。虽然沟槽型JBS结构可以用沟槽来降低器件对结深的要求，因而可以避免过高能量的注入，但是，由于存在着掩膜对离子束的散射作用以及用于注入的离子束并非绝对地垂直于晶圆表面（如图1所示），沟槽型JBS在形成过程中往往不可避免地对侧壁进行了注入，这容易引起损伤和缺陷，使沟道的导通电阻增加。

现有技术中，适用于高压的JFET通常为沟槽型JFET。制备沟槽型JFET时，通常采用刻蚀和离子注入的方式形成沟槽和栅。但是，该方法制备的沟槽型JFET存在沟道侧壁被注入离子的缺点。这容易引起侧壁损伤并引入缺陷，使沟道的导通电阻增加。如图2所示，该方法的另一个缺点是在沟道侧壁靠近源极的区域容易形成不可靠的重掺杂PN结，该不可靠的PN结容易被击穿，从而造成漏电。

如图3所示，沟槽型JFET的另一种制备方法是在通过离子注入形成栅的过程中，主动地对沟道侧壁进行离子注入。该方法中用于注入的离子束除了包括垂直于晶圆表面的平行离子束还包括了与晶圆表明呈一定倾角的离子束。在对沟槽底部进行离子注入时离子束同时对沟道侧壁进行掺杂，使沟道侧壁与沟槽底一起形成栅，例如美国专利US7479672和US7834376公开了该方法。该方法也存在沟道侧壁靠近源极的区域容易形成不可靠重掺杂PN结的缺点。沟道侧壁被注入离子后会带来晶格缺陷、减少沟道宽度，从而使沟道的导通电阻增大。另外，沟道侧壁被离子注入后将使栅极的PN结面积增加，并使栅源电容和栅漏电容增大，导致JFET的开关性能变差。

因此，需要一种能够克服上述缺陷形成具有良好的沟道的沟槽型半导体器件的制作方法。

发明内容

根据本发明的一个方面，提供一种沟槽型半导体器件的制作方法，该方法包括如下步骤：

在第一导电类型的衬底上依次外延生长第一导电类型的漂移层和第一导电类型的沟道层；

在所述沟道层上依次淀积第一掩膜层和第二掩膜层，并在该第二掩膜层中形成掩膜图形；

将形成有掩膜图形的第二掩膜层作为掩膜，刻蚀第一掩膜层和沟道层至所述漂移层或略微进入所述漂移层，形成沟槽；

各向同性地在所述沟槽底部、沟槽侧壁和第二掩膜层上淀积第三掩膜层；

各向异性地刻蚀去除沟槽底部和第二掩膜层上的第三掩膜层，剩余沟槽顶部的第一掩膜层和第二掩膜层以及沟槽侧壁上的第三掩膜层；