[发明专利]包含湿蚀刻制程以移除氮化硅的半导体结构形成方法

说明书

技术领域

本揭示内容大体有关于集成电路的领域，且更特别的是，有关于包含氮化硅的材料的选择性蚀刻。

背景技术

集成电路通常包含许多电路组件，特别是，包括数个场效晶体管。在场效晶体管中，栅极电极可用栅极绝缘层与信道区分开，该栅极绝缘层提供栅极电极与信道区之间的电气绝缘。形成邻接信道区的源极区及漏极区。

信道区、源极区及漏极区可形成于半导体材料中，其中信道区的掺杂与源极区及漏极区的掺杂相反。因此，在源极区、信道区之间以及在信道区、漏极区之间有PN过渡(PN transition)。取决于施加于栅极电极的电压，场效晶体管可在开启状态(此时源极区与漏极区之间有相对高电导率)与关闭状态(此时源极区与漏极区之间有相对低电导率)之间切换。

图1a的示意横截面图图标在制造场效晶体管102的方法的第一阶段的半导体结构100，其包含场效晶体管102。

半导体结构100包含基板101以及形成于基板101上的半导体层103。场效晶体管102更包括形成于半导体层103中的源极区104与漏极区105，以及用栅极绝缘层107与半导体层103分开的栅极电极108。半导体层103在源极区104与漏极区105之间以及在栅极108下面的部分形成场效晶体管102的信道区。

源极区104、漏极区105与栅极电极108可各自包含硅化物部分120、121及110。可提供与栅极电极108邻接的二氧化硅侧壁间隔体112及氮化硅侧壁间隔体114。第一衬里层(liner layer)111可形成于二氧化硅侧壁间隔体112、栅极电极108之间，以及第二衬里层113可形成于氮化硅侧壁间隔体114、二氧化硅侧壁间隔体112之间。第一衬里层111可包含氮化硅，以及第二衬里层113可包含二氧化硅。

图1a的半导体结构100可用现有制程形成，特别是，可包括用于加入掺杂材料于半导体层103、源极区104及漏极区105的离子植入制程，使得源极区104及漏极区105的掺杂与信道区的掺杂相反。被二氧化硅侧壁间隔体112及/或氮化硅侧壁间隔体114吸收的离子可用来提供源极区104及漏极区105的所欲掺杂物分布。

源极区104、漏极区105与栅极电极108之中的硅化物部分120、121、110可各自改善源极区104、漏极区105与栅极电极108的导电率。硅化物部分120、121、110的形成可通过在半导体结构100上面沉积金属层以及引发金属与层103与栅极电极108中的半导体材料的化学反应，例如，用热活化法。

在源极区104、漏极区105及硅化物部分120、121、110形成后，可执行选择性地移除氮化硅侧壁间隔体114的一部分的反应性离子蚀刻(RIE)制程，如图1a以箭头122示意图标者。

反应性离子蚀刻为干蚀刻制程，其中用在反应气体中产生的辉光放电(electric glow discharge)提供离子及自由基。在半导体结构100的表面上，可发生半导体结构100的材料与离子及/或自由基的化学反应。另外，半导体结构100的表面可用高能离子轰击，这可造成该表面的溅射(sputtering)。由于该等化学反应以及该溅射，可移除半导体结构100的表面的材料。

可通过适当地选择反应气体、以及调整参数（例如反应气体的压力以及放电的功率）来选择反应性离子蚀刻制程122。为了选择性地移除氮化硅侧壁间隔体114，反应性离子蚀刻制程122可经调适而以大于半导体结构100的其它材料的蚀刻速率移除氮化硅侧壁间隔体114的氮化硅。因此，在反应性离子蚀刻制程122中，可减少氮化硅侧壁间隔体114的尺寸，如图1b所示。

图1b的示意横截面图图标在制程的后面阶段的半导体结构100。

在反应性离子蚀刻制程122后，在半导体结构100上面可形成应力介电层(stressed dielectric layer)116。应力介电层116可包含氮化硅以及可具有拉伸应力。可包含二氧化硅的蚀刻终止衬里115可形成于应力介电层116下面。

有拉伸应力的应力介电层116可改善电子在场效晶体管102的信道区中的移动率(mobility)，如果场效晶体管102为N型信道晶体管，这特别有利。用包括微影及蚀刻的制程可移除半导体结构100的P型信道晶体管的应力介电层116，以及在P型信道晶体管上面，可形成有压缩应力的应力介电层(未图标)用以改善电洞在P型信道晶体管的信道区中的移动率。