[发明专利]一种薄膜晶体管阵列基板及其制作方法

权利要求书

1.一种薄膜晶体管阵列基板，包括具有第一表面的基板、形成于所述基板的第一表面上的多条扫描线、多条信号线、多个薄膜晶体管以及多个像素电极；每一所述薄膜晶体管包括栅极、源极、漏极，所述扫描线及多个薄膜晶体管的栅极由一第一导电层经同一制程一并制成，所述像素电极及薄膜晶体管的源极、漏极由一第二导电层经同一制程一并制成。

2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于：所述多条扫描线和多条信号线相互交叉在所述表面上，并定义出多个像素区域，所述多个薄膜晶体管分别设置于所述多个像素区域内，且每个像素区域内至少设有一个所述薄膜晶体管，每一个所述薄膜晶体管分别与一所述扫描线和一所述信号线电性连接；所述薄膜晶体管还包括栅绝缘层、有源块、阻挡层，所述栅极形成于所述基板的表面上，所述栅绝缘层形成于所述栅极上，并覆盖所述栅极及扫描线，所述有源块设置于所述栅极上方的栅绝缘层上，所述阻挡层覆盖于所述有源块上，所述阻挡层在覆盖所述有源块的位置具有第一、第二通孔，所述薄膜晶体管所在的像素区域内的像素电极延伸至所述有源块上方的所述阻挡层之上，所述像素电极延伸至所述有源块上方的部分为所述薄膜晶体管的漏极，所述漏极与所述源极间隔形成在所述阻挡层上，并分别通过所述第一、第二通孔与所述有源块电性连接，每个所述像素电极和所述薄膜晶体管的源极、漏极均由同一透明导电材料制成。

3.如权利要求2所述的薄膜晶体管阵列基板，其特征在于：还包括多条信号线，多条所述信号线和薄膜晶体管的栅极、多条所述扫描线经同一制程一并制成，且每条所述信号线被所述扫描线分成多个子信号线，位于同一列中相邻的两条所述子信号线通过源极串联；或者，多条所述信号线与多个像素电极、多个所述薄膜晶体管的源极、漏极经同一制程一并制成。

4.如权利要求2所述的薄膜晶体管阵列基板，其特征在于：还包括多个子公共电极，多个所述子公共电极分别设置于所述多个像素区域内，多个所述子公共电极、多个所述薄膜晶体管的栅极、多条所述扫描线和多条所述信号线均在同一构图工艺中完成，多个所述子公共电极相互串联形成所述薄膜晶体管阵列基板的公共电极。

5.一种薄膜晶体管阵列基板的制作方法，至少包括以下步骤：

提供一具有第一表面的基板，在所述基板的第一表面形成一第一导电层，经过第一道构图工艺在所述基板上形成栅极、多条扫描线；

在所述基板的第一表面上形成一第二导电层，经过一第四道构图工艺，同时形成一栅极、源极和像素电极。

6.如权利要求5所述的制作方法，其特征在于，经第一道构图工艺之后，所述步骤还包括：在所述栅极和扫描线上依次形成栅绝缘层和有源层，所述栅绝缘层至少完全覆盖所述栅极及扫描线，经过第二道构图工艺在所述栅绝缘层上形成有源块；

在所述有源块上形成阻挡层，经过第三道构图工艺于所述阻挡层在覆盖所述有源块的位置形成第一、第二通孔；

所述第四道构图工艺还包括，所述源极、漏极分别通过所述第一、第二通孔与所述有源块电性连接，所述漏极为所述薄膜晶体管所在像素区域内的所述像素电极延伸至所述有源块上方的一部分。

7.如权利要求6所述的制作方法，其特征在于，在所述第一道构图工艺中，还同时形成信号线，所述信号线与所述栅极和扫描线由同一种材料制成，每条所述信号线被多条所述扫描线截成多个子信号线，所述第三道构图工艺还包括，在相邻接的两条所述子信号线上方的栅绝缘层和阻挡层上各形成一第三通孔，相邻的两个所述第三通孔通过源极相连，将位于同一列的所述多条子信号线串联。

8.如权利要求6所述的制作方法，其特征在于，在所述第一道构图工艺中，还同时形成多个子公共电极，多个所述子公共电极分别设置于所述多个像素区域内，多个所述子公共电极相互串联形成所述薄膜晶体管阵列基板的公共电极。

9.如权利要求8所述的制作方法，其特征在于，所述第三道构图工艺还包括，在所述子公共电极所对应的栅绝缘层和阻挡层上形成两个第四通孔，所述第四道构图工艺还包括，在所述第四通孔的位置还形成一桥接结构，相邻的两个所述第四通孔通过所述桥接结构将相邻的各个所述子公共电极电性相连，所述桥接结构与所述源极、漏极以及像素电极在同一透明材料制成。

10.如权利要求6所述的制作方法，其特征在于，在所述第四道构图工艺中，还同时形成信号线，所述信号线与所述源极、漏极和像素电极由同一种透明导电材料制成。