[发明专利]在STI沟槽中形成半导体材料的方法

说明书

相关申请的交叉引用

本申请要求于2013年3月13日提交的题目为“Methods for Forming Semiconductor Materials in STI Trenches”的美国临时专利申请第61/780,068号的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及半导体领域，更具体地，涉及在STI沟槽中形成半导体材料的方法。

背景技术

金属氧化物半导体（MOS）晶体管的速度与MOS晶体管的驱动电流密切相关，而驱动电流又与电荷的迁移率密切相关。例如，当其沟道区域中的电子迁移率高时，NMOS晶体管具有高驱动电流，而当其沟道区域中的空穴迁移率高时，PMOS晶体管具有高驱动电流。

由于其具有高电子迁移率，III族和V族元素的化合物半导体材料（已知为III-V族元素化合物半导体）是形成晶体管的良好备选材料。因此，已经开发出基于III-V族元素化合物半导体而形成的晶体管。但是，由于很难获得块状III-V族元素的晶体，因此III-V族元素化合物半导体薄膜需在其他衬底上生长。由于衬底的晶格常数与热膨胀系数与III-V族元素化合物半导体不同，所以在不同的衬底上生长III-V族元素化合物半导体薄膜面临着困难。各种方法已用于形成不会出现严重缺陷的高质量的III-V族元素化合物半导体。例如，从位于浅沟槽隔离区之间的沟槽处生长III-V族元素化合物半导体以减少穿透位错（threading dislocation）的数目。

典型地从沟槽处形成III-V族元素化合物半导体的步骤包括外延生长，然后进行化学机械抛光（CMP）以去除位于浅沟槽隔离区域上方的多余的III-V族元素化合物半导体。通过形成III-V族元素化合物半导体，可以消除一些缺陷。但是，消除的缺陷是非垂直生长的缺陷。因此，随着III-V族元素化合物半导体的生长，缺陷也在生长，从而延伸至并且受到STI区的侧壁的阻挡。这些缺陷包括堆垛层错（stacking fault）及穿透位错。但是，诸如反相域缺陷（anti-phase domain defect）的其他类型的缺陷可以垂直生长，因此不受浅沟槽隔离区的阻挡。这些缺陷不能通过再生长工艺来消除。反相域缺陷是在化合物半导体生长时产生的缺陷。如果诸如硅或锗的单一元素半导体进行生长，则不会出现反相域缺陷。

发明内容

根据本发明的一个方面，提供了一种方法，包括：在包括作为工艺气体的氢气（H₂）和氯化氢（HCl）的环境中对硅区域进行退火；以及在退火步骤之后，从硅区域的表面处生长半导体区域。

优选地，在温度介于约700℃和约725℃之间的条件下实施退火，并且在退火期间，将硅区域的单台阶表面转变为双台阶表面。

优选地，实施退火的时间介于约1分钟和约10分钟之间。

优选地，该方法还包括：在硅衬底中形成浅沟槽隔离（STI）区；以及使位于STI区的两部分之间的硅衬底的一部分凹进以形成凹槽，其中，将硅区域的表面暴露于凹槽，并且从凹槽处生长半导体区域。

优选地，该方法还包括：使STI区凹进，其中，半导体区域位于STI区的保留部分的顶面上方的部分形成半导体鳍；在半导体鳍的侧壁和顶面上形成栅极介电质；以及在栅极介电质上方形成栅电极，其中，栅极介电质和栅电极形成鳍式场效应晶体管（FinFET）的一部分。

优选地，在退火期间，HCl的流速介于约5sccm和约200sccm之间。

优选地，在退火期间，H₂的流速介于约500sccm和约20000sccm之间。

根据本发明的另一个方面，提供了一种方法，包括：在低于约870℃的温度下对包括硅区域的晶圆进行退火，其中，在退火步骤之前，硅区域包括具有单台阶的表面，并且通过退火步骤使单台阶转变为双台阶；以及在退火步骤之后，从硅区域的表面处生长化合物半导体区域。

优选地，在包括作为工艺气体的氢气（H₂）和氯化氢（HCl）的环境中实施退火。

优选地，在温度介于约700℃和约725℃之间的条件下实施退火。

优选地，实施退火的时间介于约1分钟和约10分钟之间。

优选地，该方法还包括：在退火步骤之前，在晶圆的硅衬底中形成浅沟槽隔离（STI）区；以及使硅衬底位于STI区的两部分之间的部分凹进以形成凹槽，其中，硅区域的表面暴露于凹槽，并且从凹槽处生长化合物半导体区域。