[发明专利]栅极LELE双重图形成型方法

说明书

技术领域

本发明涉及微电子技术领域，尤其涉及一种栅极LELE双重图形成型方法。

背景技术

目前，在32nm及其以下技术节点上，应用于关键层次的光刻工艺，由于其所需的分辨率指标已经超过现有的光学光刻平台的极限能力，业界采用了多种技术方案来解决该技术问题，而根据ITRS路线图所示，双重图形化技术（Double Patterning Technology，简称DPT）、极紫外线技术（EUV）、电子术直写（EBL）等技术方案都被业界寄予了厚望。

其中，双重图形化技术（DPT）是将一套高密度的电路图形分解拆分为两套或多套密集度较低的电路图，然后分别制作光刻版，并逐次完成相应曝光和刻蚀工艺，最终合并形成最初需求的高密度图形。

随着光刻机软硬件技术不断进步，基于浸没式光刻机的双重图形化技术，能够将193nm浸没式光学光刻平台的极限分辨率和技术寿命进一步的延伸，从而可以填补浸没式光刻机和EUV之间甚至是更小技术节点的光刻技术的空白。

根据技术调研结果，微影-刻蚀-微影-刻蚀（Litho-Etch-Litho-Etch，简称LELE）技术是目前几种双重图形化主流技术方案之一，即通过分别的两次的光刻和刻蚀行成目标图形，且该目标图形包括线形（line）和沟槽（trench）两种。

图1a是传统的双重图形化工艺中第一次光刻工艺形成的结构示意图，图1b是传统的双重图形化工艺中第二次光刻工艺形成的结构示意图，图1c是传统的双重图形化工艺中进行栅极线尾切割工艺形成的结构示意图；如图1a-1c所示，如在193nm浸没式机台（如NXT-1950i等）上具有38nm半节距（Half Pitch，简称HP）的分辨率，为了满足22/20nm技术节点有源层和栅层的设计需求，先进行第一光刻工艺形成如图1a所示的结构，再进行第二次光刻工艺形成如图1b所示的结构，然后再将图1a所示的结构（Exposure1）和图1b所示的结构（Exposure2）通过栅极线尾切割工艺形成如图1c所示的结构（Final contour），即先形成重复的、单一方向的线/隔离（Line/Space）图形，然后进行栅极线尾切割（Line-End-Cut）工艺。

传统的，在进行22/20纳米技术节点栅极工艺中，主要是通过在经过第一次光刻和蚀刻至多晶硅层后，利用基于旋涂（spin-on）的底层结构ODL（Organic Under Layer）来填充底层图形，并继续采用中间层结构SHB（SiO-based Hard Mask）来作为第二次蚀刻的硬质掩膜，最后制备BARC（Bottom Anti-Reflective Coating）和PR（Photo Resist）来完成二次光刻前的结构，即在多晶硅蚀刻工艺时是采用氧化硅来作为硬质掩膜的。

由于，ODL和SHB是新材料，其工艺成本较高，且在40纳米及其以上技术节点的工艺中并不常用；所以，在28纳米及其以下技术节点的工艺中引进上述的这些新材料需要花费大量的时间和精力去评估和应用。

中国专利（CN101303525A）记载了一种双重图形曝光工艺，主要通过使用一种可溶于显影液的填充材料，采用多次涂布和烘烤来实现沟槽的填充，并且依靠多次显影工艺移除表面多余的填充材料；即利用可显影填充材料的双重图形曝光工艺，提高了光刻胶涂布后硅片的平坦度，减轻了沟槽填充步骤对后续光刻工艺中套刻精度和焦深等带来的不良影响。

中国专利（CN101446760A）记载了一种微影双重图形成形方法，包括：在形成一第一光阻层于一基板上，第一光阻层包含至少一开口；固化第一光阻层；形成一第二光阻层于基板上；形成一物质层于基板上；以及移除第一及第二光阻层以暴露基板；以使得第一光阻图形即第二光阻图形间之分离间隔达成一更小的最小特征尺寸。

发明内容

针对上述技术问题，本申请一种栅极LELE（Litho-Etch-Litho-Etch，微影-刻蚀-微影-刻蚀）双重图形成型方法，引入了一种基于先进图膜（Advanced Patterning Film，简称APF）之上，利用两次曝光形成氧化物-氮化硅-氧化物（Oxide-SiN-Oxide，简称ONO）硬质掩膜结构，并在最终的多晶硅蚀刻工艺中使用上述的APF作为掩膜来完成。

本发明记载了一种栅极LELE双重图形成型方法（A Method of LELE double patterning for poly gate），其中，包括以下步骤：

于一具有栅极层结构的半导体衬底上依次沉积先进图膜层和硬质掩膜层；