[发明专利]非易失性半导体存储器及数据读出方法

权利要求书

1.一种非易失性半导体存储器，其特征在于，包括：

一存储器阵列，包括多个存储器单元；

一选择装置，根据地址信息选择所述存储器阵列的页面；

一数据保存装置，保存由所述选择装置所选择的页面数据；以及

一输出装置，输出所述数据保存装置所保存的数据；

其中，所述数据保存装置包括：

第一数据保存装置，从所述存储器阵列的页面接收数据；

第二数据保存装置，接收从所述第一数据保存装置传送来的数据；以及

数据传送装置，配置于所述第一数据保存装置和所述第二数据保存装置之间；

其中，在所述输出装置输出所述第二数据保存装置的第一部分的数据的期间，所述数据传送装置将所述第一数据保存装置的第二部分的数据传送至所述第二数据保存装置，并且在所述输出装置输出所述第二数据保存装置的第二部分的数据的期间，所述数据传送装置将所述第一数据保存装置的第一部分的数据传送至所述第二数据保存装置。

2.根据权利要求1所述的非易失性半导体存储器，其特征在于，更包括：

一错误订正装置，进行数据的错误订正；

其中，在输出所述第二数据保存装置的第一部分的数据的期间，所述错误订正装置对所述第二数据保存装置的第二部分的数据进行错误订正，并且在输出所述第二数据保存装置的第二部分的数据的期间，所述错误订正装置对所述第二数据保存装置的第一部分的数据进行错误订正。

3.根据权利要求1所述的非易失性半导体存储器，其特征在于，所述数据传送装置包括：

多个传送晶体管，用于将所述第一数据保存装置所保存的数据传送至所述第二数据保存装置；

其中，所述传送晶体管当中被选择的传送晶体管回应所述输出装置输出所述第二数据保存装置的第一部分或第二部分的数据而导通。

4.根据权利要求3所述的非易失性半导体存储器，其特征在于，所述输出装置更包括一列地址计数器，在所述列地址计数器达到第一部分或第二部分的的边界的列地址时，所述被选择的传送晶体管导通。

5.根据权利要求3所述的非易失性半导体存储器，其特征在于，所述第一数据保存装置包括分别对应于多个位线之一的多个第一锁存电路，所述第二数据保存装置包括分别对应于所述位线之一的多个第二锁存电路，所述第一数据保存装置的一个第一锁存电路与第二数据保存装置的一个第二锁存电路通过二个传送晶体管互相连接。

6.根据权利要求1所述的非易失性半导体存储器，其特征在于，所述第一数据保存装置和所述第二数据保存装置保存所述存储器阵列的一页面份量的数据，所述数据传送装置以1/2页面为单位传送所述第一数据保存装置所保存的数据。

7.根据权利要求1所述的非易失性半导体存储器，其特征在于，在进行连续页面读出时，所述输出装置以页面边界没有发生不连续的方式串列输出所述第二数据保存装置所保存的数据。

8.一种数据读出方法，适用于一非易失性半导体存储器，其特征在于，所述非易失性半导体存储器包括：

一存储器阵列，包括多个存储器单元；

一页面缓冲器，根据地址信息，保存从所述存储器阵列当中被选择的页面传送而来的数据；以及

一输出装置，串列输出所述页面缓冲器所保存的数据；

其中，所述页面缓冲器更包括：

一第一数据暂存器，从所述存储器阵列的页面接收数据；

一第二数据暂存器，接收从所述第一数据暂存器所传送而来的数据；以及

一传送栅，配置于所述第一数据暂存器和所述第二数据暂存器之间；

其中，所述数据读出方法包括：

在输出所述第二数据暂存器的第一部分的数据的期间，由所述传送栅将所述第一数据暂存器的第二部分的数据传送至所述第二数据暂存器；以及

在输出所述第二数据暂存器的第二部分的数据的期间，由所述传送栅将所述第一数据暂存器的一部分的数据传送至所述第二数据暂存器。

9.根据权利要求8所述的数据读出方法，其特征在于，更包括：

在输出所述第二数据暂存器的第一部分的数据的期间，进行所述第二数据暂存器的第二部分的数据的错误订正；以及

在输出所述第二数据暂存器的第二部分的数据的期间，进行所述第二数据暂存器的第一部分的数据的错误订正。

10.根据权利要求8所述的数据读出方法，其特征在于，更包括：

根据所输入的地址信息以及读出指令，开始连续页面读出；以及

以页面边界没有发生不连续期间的方式，连续地从第二数据暂存器输出数据。