[发明专利]一种薄膜晶体管及其制作方法、阵列基板及显示装置有效

专利信息
申请号: 201310316885.1 申请日: 2013-07-25
公开(公告)号: CN103413834A 公开(公告)日: 2013-11-27
发明(设计)人: 张文余;谢振宇;田宗民;李婧 申请(专利权)人: 北京京东方光电科技有限公司
主分类号: H01L29/786 分类号: H01L29/786;H01L29/10;H01L21/336
代理公司: 北京中博世达专利商标代理有限公司 11274 代理人: 申健
地址: 100176 北京市大*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 薄膜晶体管 及其 制作方法 阵列 显示装置
【说明书】:

技术领域

发明涉及显示技术领域,尤其涉及一种薄膜晶体管及其制作方法、阵列基板及显示装置。

背景技术

现有的液晶显示面板,包括阵列基板、彩膜基板以及设置在阵列基板和彩膜基板之间的液晶。如图1所示,液晶显示器中的阵列基板包括:衬底基板1以及多条交叉设置的栅线2和数据线4,其中栅线2和数据线4形成多个像素单元,每个像素单元对应设置有一个起开关作用的薄膜晶体管3。参照图2所示的薄膜晶体管的剖视图,薄膜晶体管3包括:设置在衬底基板1上的栅极31、栅绝缘层7、有源层8以及位于有源层8上方栅极两侧的漏极33和源极32。其中所述栅极31和栅线2相连,源极32和数据线4相连。当栅线2向栅极31提供栅极信号,数据线4向源极32提供数据信号,则薄膜晶体管3的漏极33导通,向与漏极33相连的像素电极5充电,以实现显示。

由于TFT的开态电流与沟道长度成反比,即沟道长度越小,TFT的开态电流越大,则漏极的电流越大。这里沟道长度即为源极和漏极的距离,如图2中沟道长度为b。现有的TFT的沟道长度一般最小能做到3~4um,受限于现有的制作工艺,导致TFT的开态电流不能太大。

发明内容

本发明的实施例提供一种薄膜晶体管及其制作方法、阵列基板及显示装置,所述薄膜晶体管可有效缩短沟道的长度,提高开态电流,进而可以缩短充电时间。

为达到上述目的,本发明的实施例采用如下技术方案;

本发明实施例提供了一种薄膜晶体管,包括设置在衬底基板上的栅极、栅绝缘层、有源层以及相互绝缘的第一电极和第二电极;其中,沿垂直所述衬底基板的方向,所述第一电极设置在所述有源层靠近基板的一侧,所述第二电极设置在所述有源层远离基板的一侧,且所述第一电极和所述第二电极与所述有源层接触;所述栅极与所述第一电极同层设置,且所述栅极与所述第一电极绝缘。

可选的,所述第一电极为漏极,所述第二电极为源极。

可选的,所述栅绝缘层设置于所述源极与所述有源层之间,所述源极通过设置于所述栅绝缘层上的第一过孔与所述有源层接触。

可选的,还包括:栅极辅助电极,所述栅极辅助电极设置在栅绝缘层的上面,且所述栅极辅助电极通过设置于所述栅绝缘层上的第二过孔与栅极电连接。

可选的,所述漏极、有源层和源极依次重合叠置且直接接触。

可选的,沿垂直所述衬底基板的方向,所述有源层包括位于中间的非晶硅半导体层、以及位于所述非晶硅半导体层两侧的欧姆接触层。

可选的,所述栅绝缘层采用介电常数为3-15的材料。

本发明实施例提供了一种阵列基板,包括本发明实施例提供的任一所述的薄膜晶体管。

可选的,还包括像素电极,所述第一电极为漏极,栅绝缘层设置在漏极和像素电极之间,所述像素电极通过设置在栅绝缘层上的第三过孔与漏极电连接。

可选的,还包括像素电极,所述第一电极为漏极,所述像素电极设置在所述漏极的下面,与所述漏极直接接触。

本发明实施例提供了一种显示装置,包括本发明实施例提供的任一所述的阵列基板。

本发明实施例提供了一种薄膜晶体管的制作方法,包括:在衬底基板上形成栅极、栅绝缘层、有源层以及相互绝缘的第一电极和第二电极的步骤;其中,沿垂直所述衬底基板的方向,所述第一电极设置在所述有源层靠近基板的一侧,所述第二电极设置在所述有源层远离基板的一侧,且所述第一电极和所述第二电极与所述有源层接触;其中,所述栅极与所述第一电极同层设置,且所述栅极与所述第一电极绝缘。

可选的,所述栅极与所述第一电极通过一次构图工艺形成。

可选的,所述第一电极为漏极,第二电极为源极。

可选的,还包括:形成栅极辅助电极的步骤。

可选的,所述栅极辅助电极与所述第二电极通过一次构图工艺形成。

本发明实施例提供的一种薄膜晶体管及其制作方法、阵列基板及显示装置,所述薄膜晶体管沿垂直所述衬底基板的方向,所述第一电极设置在所述有源层靠近基板的一侧,所述第二电极设置在所述有源层远离基板的一侧,且所述第一电极和所述第二电极与所述有源层接触;其中,所述栅极与所述第一电极同层设置,且所述栅极与所述第一电极绝缘。由于所述薄膜晶体管的沟道长度由所述有源层的厚度决定,因此可以通过合理设置位于所述源极和漏极之间的有源层厚度,以减小沟道长度,从而增加薄膜晶体管的开态电流,进而提高薄膜晶体管的特性。

附图说明

图1为现有的阵列基板俯视结构示意图;

图2为图1中薄膜晶体管的剖视结构示意图;

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京京东方光电科技有限公司,未经北京京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310316885.1/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top