[发明专利]一种沟槽金属氧化物半导体场效应管及其制造方法

说明书

技术领域

本发明涉及一种半导体功率器件的器件构造及制造方法。特别涉及一种改进的沟槽金属氧化物半导体场效应管(MOSFET，下同)的器件沟槽及制造方法。

背景技术

图1A所示为美国专利号US6,888,196B2的美国专利中揭示的一种N沟道沟槽MOSFET单元结构。在这个现有技术中，n+源区104具有传统的特点，即沿着n+源区104上表面的方向，从沟道区到沟槽式源体接触区106的侧壁之间，n+源区104具有相同的表面掺杂浓度和相同的结深。此外，该揭示的N沟道沟槽MOSFET形成于一个N型外延层102中并位于一个N+衬底100之上。P型体区103形成于所述的N型外延层102中，所述的n+源区104靠近该P型体区103的上表面，并且延伸于沟槽栅105的上部分和临近的沟槽式源体接触区106的侧壁之间。如图所示，所述的n+源区104在沿其上表面的方向上具有相同的表面掺杂浓度和相同的结深(Ds，如图1A所示)，这与该n+源区104的形成过程有关。

图1B所示为所述的n+源区104的制造方法。在经过P型离子注入和离子扩散形成所述的P型体区103之后，再经由一层源区掩模(未示出)对所述P型体区103的整个上表面进行N型源区掺杂剂的离子注入并进行离子扩散。由于所述的P型体区103的整个上表面承受了同样掺杂浓度的N型离子注入和离子扩散的步骤，因此所述的n+源区104在与其上表面等距离处，具有相同的掺杂浓度和相同的结深。

上述n+源区具有的这种掺杂浓度和结深的均匀分布的特点可能会导致该N沟道沟槽MOSFET在UIS(Unclamped Induetive Switching，非钳位感性开关)测试中产生失效点，如图1C所示。该图为图1A中所示的N沟道沟槽MOSFET单元结构的n+源区104和沟槽式源体接触区106的俯视图，R_bc为沟槽式源体接触区106到单元拐角处的电阻，R_be为沟槽式源体接触区106到单元边缘处的电阻。由于沟槽式源体接触区106到单元拐角处的距离大于其到单元边缘处的距离，因而R_bc的阻值大于R_be的阻值，这就会导致在UIS测试中在单元拐角处产生失效点。

因此，在半导体功率器件领域中，尤其是在沟槽MOSFET器件的设计和制造领域中，需要提出一种新颖的器件构造以解决上述的在沟槽MOSFET单元拐角处产生UIS失效点的问题，同时提高器件的雪崩击穿特性。

发明内容

本发明克服了现有技术中存在的缺点，提供了一种改进的沟槽MOSFET的制造方法，可以减小器件的尺寸，并且在制造过程中可以节省源区掩模版，从而减少制造成本。

根据本发明的实施例，提供了一种沟槽金属氧化物半导体场效应管的制造方法，包括：

(1)在第一导电类型的外延层中形成多个第一类沟槽栅和第二导电类型的体区；

(2)在所述外延层的上表面淀积一层接触绝缘层；

(3)提供接触掩模版并在所述的接触绝缘层中刻蚀形成接触孔洞；

(4)通过所述的接触孔洞进行多角度的第一导电类型掺杂剂的离子注入，并进行离子扩散形成源区；和

(5)沿所述的接触孔洞的侧壁进行硅刻蚀，使其穿过所述的源区并延伸入所述的体区。

根据一些优选的实施例，还包括在刻蚀所述的接触孔洞进入所述的体区之后，将通过该接触孔洞进行第二导电类型掺杂剂离子的离子注入，并通过快速热退火或炉退火工序激活所掺杂的离子，形成位于所述的体区中的第二导电类型的体掺杂区，其大部分载流子浓度大于所述的体区，并且至少包围所述的接触沟槽的底部。

根据本发明的实施例，提供了另一种沟槽金属氧化物半导体场效应管的制造方法，包括：

(a)在第一导电类型的衬底上生长所述第一导电类型的外延层，其中所述的外延层的大部分载流子浓度低于所述衬底；

(b)在所述外延层的上表面提供沟槽掩模版，并刻蚀所述外延层形成多个栅沟槽；

(c)在所述的多个栅沟槽的内表面生长牺牲氧化层，并通过移除该牺牲氧化层来消除在刻蚀过程中引入的缺陷；

(d)在所述多个沟槽栅的内表面淀积一层氧化层作为栅极氧化层；

(e)在所述的栅极氧化层上方淀积掺杂的多晶硅层，通过回刻该多晶硅层和栅极氧化层，形成位于有源区的多个第一类沟槽栅、位于栅接触区的至少一个第二类宽沟槽栅和位于终端区的多个第三类悬浮的沟槽栅；

(f)对所述的外延层进行第二导电类型掺杂剂离子的离子注入和扩散，形成体区；