[发明专利]高压静电保护结构

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及用于静电保护的高压静电保护结构。

背景技术

静电放电（ESD）对于电子产品的伤害一直是不易解决的问题，对于高压工艺来说，静电保护器件不仅需要满足耐压要大于电源电压的要求，其静电触发电压还需要小于被保护器件的损坏电压才可以。如图1所示，一种现有用于静电保护的高压NLDMOS结构在静电发生下，ESD正电荷从输出入焊垫进入此结构漏极后，抬高N-扩散区的电位，发生雪崩击穿，击穿电流通过P阱中的P+扩散区引出，同时抬高P阱的电位，导致此结构中的寄生三极管导通。该三极管是由漏极N-型扩散区、源极的N+扩散区以及其沟道下的高压P阱组成的横向三极管。此三极管开启主要是靠N-扩散区与高压P阱之间的结击穿来触发，这样的触发电压一般比较高，骤回电压很低，且不易调节，容易触发闩锁效应。

发明内容

本发明要解决的技术问题是提供一种与现有高压NLDMOS（横向扩散金属场效应管）结构相比较不易触发闩锁效应的高压静电保护结构。

为解决上述技术问题，本发明的高压静电保护结构，包括:一N型LDMOS整体置于一硅衬底上方的N型埋层内；

多晶硅栅极右侧的有源区是所述LDMOS的漏区，所述漏区包括第一P+扩散区以及位于其下方的P-注入区，第一N+扩散区以及位于其下方的N-注入区，第一P+扩散区和第一N+扩散区相邻，P-注入区和N-注入区相邻；第一N+扩散区远离多晶硅栅极的一侧具有第一场氧区，第一P+扩散区靠近多晶硅栅极的一侧具有第二场氧区；

多晶硅栅极左侧的有源区是N型LDMOS的源区，所述源区包括第二N+扩散区，第二N+扩散区远离多晶硅栅极一侧具有第三场氧区，第二P+扩散区远离多晶硅栅极一侧具有第四场氧区；

P-注入区和N-注入区被高压N阱包围，第二P+扩散区和第二N+扩散区被高压P阱包围；多晶硅栅极位于高压P阱、高压N阱和N型埋层上方；

第一N+扩散区连接ESD输入端，第二N+扩散区、第二P+扩散区和多晶硅栅极一并接地。

其中，第一N+扩散区全部位于N-注入区上方，第一场氧区部分位于N-注入区上方，部分位于N型埋层上方。

其中，第一P+扩散区全部位于P-注入区上方，第二场氧区部分位于P-注入区上方，部分位于高压N阱上方。

当有静电从漏极进入时，通过漏极高压N阱、源极的第二N+扩散区以及其沟道下的高压P阱组成的寄生三极管开启来泄放。相对于现有的LDMOS结构（如图1所示），本发明的结构在漏端增加了第一P+扩撒区和P-注入区，使得寄生三极管开启后的电流分布远离了易导致失效的场氧化区的鸟嘴区域，保证了LDMOS器件的静电泄放能力的提升。另外，由于第一P+扩撒区和P-注入区的增加，使得LDMOS在发生骤回时，即漏极的n—n+二极管的击穿发生时，其等效三极管的基区宽度和浓度相对于通常的LDMOS来说更宽更浓，这样导致此时的三极管的放大倍数(Beta)变小，因此其骤回电压也会相应提高。

这样的改动既有利于LDMOS在多指状排列下的均匀导通能力，也有利于提高骤回电压来防止闩锁效应的发生，以此提高本发明整体的静电和闩锁的防护能力。本发明的结构可运用于BCD工艺的高压端口的静电保护应用上。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是一种现有静电保护的高压NLDMOS结构。

图2是本发明一实施例的结构示意图。

附图标记说明

1～4是第一场氧区～第四场氧区

5是第一N+扩散区

6是第一P+扩撒区

7是P-注入区

8是N-注入区

9是高压N阱

10是N型埋层

11是硅衬底

12是第二N+扩散区

13是第二P+扩散区

14是高压P阱

15是多晶硅栅极

E是静电端

G是地

具体实施方式

本发明一实施例包括：一N型LDMOS整体置于一硅衬底11上方的N型埋层10内；多晶硅栅极15右侧的有源区是所述LDMOS的漏区，所述漏区包括第一P+扩散区5以及位于其下方的P-注入区7，第一N+扩散区6以及位于其下方的N-注入区8，第一P+扩散区5和第一N+扩散区6相邻，P-注入区7和N-注入区8相邻；第一N+扩散区6远离多晶硅栅极15的一侧具有第一场氧区1，第一P+扩散区5靠近多晶硅栅极15的一侧具有第二场氧区2；