[发明专利]半导体器件及其制造和使用方法

说明书

技术领域

本发明涉及半导体器件、制造所述半导体器件的方法、制造结合了至少一个所述半导体器件的电子器件的方法、以及使用半导体器件集合的方法。

背景技术

半导体器件可以包括有源半导体元件和无源半导体元件中的一个或这二者。有源半导体元件例如可以包括晶体管、二极管、芯片等等。无源半导体元件例如可以包括电阻器、电容器、电感器等等。电子器件可以包括一个或多个半导体器件和/或一个或多个半导体元件。

存在逐渐地缩小半导体器件的总趋势。例如在功率半导体器件的领域内，在更高频率进行操作允许更小的器件和元件，从而对到电子器件中的集成、开关损耗的最小化等等提出对应的要求。

发明内容

根据一个实施例，一种半导体器件包括至少一个第一半导体元件。提供两个互连器（interconnector）以用于把所述至少一个第一半导体元件电耦合到外部。所述两个互连器之间的间隔对应于第二半导体元件的尺寸。

附图说明

附图被包括以提供对各种实施例的透彻理解，以及附图被结合在本说明书中并且构成本说明书的一部分。附图示出不同实施例，并且与描述一起用来解释其各个方面。通过参照下面的详细描述，其他实施例、方面和优点将容易被认识到并且变得更好理解。

在附图和描述中，类似的附图标记一般被利用来始终指代类似的元件。应当注意，附图中所示的各种元件和结构不一定是按比例绘制的。主要为了清楚和易于理解起见，以相对于彼此的特定尺寸（dimension）示出特征和/或元件；因此，实际实施中的相对尺寸可以与在这里所示出的相对尺寸大大不同。

图1示意性地示出半导体器件的第一实施例；

图2示意性地示出半导体器件的第二实施例；

图3是包括功率封装（power package）和无源功率半导体元件的电路图；

图4A到4C以透视图、顶视图和侧视图示出功率封装和安装到其引线上的无源半导体元件的第一实施例；

图5A到5D以透视图、底视图和侧视图示出功率封装和安装到其接触垫（pad）上的无源半导体元件的第二实施例；

图6A和6B以底视图和侧视图示出功率封装和以层叠方式安装到其上的无源半导体元件的第三实施例；

图6C以侧视图示出功率封装和以层叠方式安装到其上的无源半导体元件的第四实施例；

图7以顶视图示出功率封装和在其内集成到其互连器上的无源半导体元件的第五实施例；

图8以部分顶视图示出功率封装和在其内集成到其互连器上的无源半导体元件的第六实施例；

图9是示出制造半导体器件的方法的第一实施例的流程图；

图10是示出制造半导体器件的方法的第二实施例的流程图；

图11是示出制造电子器件的方法的一个实施例的流程图；

图12是示出使用半导体器件集合的方法的一个实施例的流程图；以及

图13示意性地示出半导体器件集合和半导体元件集合。

具体实施方式

在下面的描述中，出于解释而非限制的目的，参照附图阐述了各种实施例，所述各种实施例包括其许多特定细节以便提供对本发明的透彻理解。应当理解，在不背离本发明的范围的情况下，可以实践在这些特定细节中的一个或多个中不同的其他实施例。因此，下面的描述仅仅打算用于说明性的、非限制性目的，并且本发明的范围应当由所附权利要求书来限定。

还将认识到，在这里所描述的各种示例性实施例的特征可以彼此组合，除非另有明确地说明。

在下面描述半导体器件。半导体器件的各种实施例包括一个或多个半导体元件。半导体器件可以被实施为封装，例如WLP（晶片级封装）、CSP（芯片尺度封装）、功率封装，其中所述封装例如可以从各种晶片级封装技术得到。半导体器件例如可以适用于HV（高电压）应用和/或其他应用。一般来说，半导体器件和/或半导体元件可以基于诸如Si、SiC、SiGe、GaAs等等之类的半导体材料来制造，并且可以附加地或替换地包括并非半导体的无机和/或有机材料，例如完全导电材料、绝缘体、金属、塑料等等。