[发明专利]测试线的形成方法

说明书

技术领域

本发明涉及半导体工艺领域，特别涉及一种测试线的形成方法。

背景技术

在半导体后段工艺中，通常会在晶圆表面一定空白区域中制作一定长度的测试线。该测试线的制作材料与半导体器件功能区中金属线（例如金属互连线）的制作材料相同，其作用是代替功能区中的金属线接受电阻值的检测，根据检测出的电阻值计算出测试线的电阻率，从而得到功能区金属线的电阻率。

如果该测试线的长度较小，检测到该测试线的电阻值不稳定，得到该测试线的电阻率准确度较低。为此，通常需要将测试线的长度设置得较大。但是，随着半导体集成化程度的提高，半导体设计对晶圆表面的利用率越来越高，导致能够用来制作测试线的空白区域面积越来越小。现有测试线的制作方法通常是利用光刻工艺来实现，如公开号为CN101894756A的中国发明专利申请提供了一种“形成沟槽的方法、形成金属连线的方法、光刻方法及设备”，但是受限于光刻工艺分辨率的限制，利用光刻工艺无法在面积较小的区域中制作出长度较大的测试线。为此，需要一种新的测试线的制作方法，以便能够在面积较小的区域中制作长度较大的测试线。

发明内容

本发明解决的问题是提供一种测试线的形成方法，以便在面积较小的区域上制作出长度较大的测试线。

为解决上述问题，本发明提供一种测试线的形成方法，包括：

提供具有测试材料层的衬底；

在所述测试材料层上形成第一测试图案；

在所述第一测试图案的侧壁形成第一侧墙；

去除所述第一测试图案，形成第一闭合图案；

在所述第一闭合图案上形成第一缺口，形成第二测试图案；

在所述第二测试图案的侧壁形成第二侧墙；

去除所述第二测试图案，形成第二闭合图案；

在所述第二闭合图案上形成第二缺口，形成待转移测试图案；

将所述待转移测试图案转移到所述测试材料层，形成测试线。

可选的，所述测试材料层的制作材料包括以下一种或多种的任意组合：铝、铜、钼、钽、钛和钨。

可选的，所述第一侧墙或者所述第二侧墙的制作材料包括多晶硅、氧化硅和氮化硅中的至少一种。

可选的，所述第一侧墙或者所述第二侧墙的厚度大于或者等于100埃且小于或者等于300埃。

可选的，采用干法蚀刻或者选择性湿法蚀刻去除所述第一测试图案或者所述第二测试图案。

可选的，所述第一缺口和第二缺口位于所述测试材料层上相同位置。

与现有技术相比，本发明的技术方案具有以下优点：

本发明所提供的测试线的形成方法通过先形成第一测试图案，从而完成测试线轮廓的设置，再在第一测试图案的侧壁形成第一侧墙，然后去除第一测试图案，并在第一侧墙上形成第一缺口，使得第一侧墙变成第二测试图案，再经过一次侧墙形成和缺口形成，最终形成具有较大长度的待转移测试图案绕线图形，而通过将该待转移测试图案转移到测试材料层形成测试线，所形成的测试线在所处区域的面积上，具有较大长度，而长度较大的测试线有利用后续准确地测试出该测试线制作材料的电阻率，从而有利于得到功能区金属线准确的电阻率。

进一步，本发明可选方案中，将第一缺口和第二缺口设置在位于所述测试材料层上相同位置，使得在形成第二缺口的位置比较容易找准，从而使得工艺更简单，并且最终形成的测试图案也比较规则整齐。

附图说明

图1至图14为本发明实施例示意图。

具体实施方式

现有测试线的制作方法通常是以光刻工艺，通过曝光显影等步骤形成相应的测试线。受限于光刻工艺分辨率的影响，用光刻工艺形成的测试线的线宽通常在400埃以上，并且两段平行测试线之间的间距在800埃以上。因而用现有方法来制作测试线，对晶圆表面积的面积利用率低，无法在面积较小的区域中制作出长度较大的测试线。

本发明提供一种测试线的制作方法，通过在测试材料层上形成第一测试图案，然后在所述测试图案侧壁形成第一侧墙，之后去除所述测试图案，并在第一侧墙上形成一个缺口，形成第二测试图案，再以相类似的步骤重复一次，最终形成，形成待转移测试图案，再将所述待转移测试图案转移到所述测试材料层，形成测试线。这样，就能够在较小的面积中制作出长度较大的测试线。