[发明专利]深沟槽中具有气隙的半导体隔离结构

说明书

技术领域

本发明涉及半导体制造，更具体而言，涉及半导体隔离结构及其制造方法。

背景技术

在集成电路制造工艺中，在半导体芯片的表面形成诸如晶体管的器件。器件通过隔离区相互隔离。浅沟槽隔离(STI)区常被用作隔离区来隔离半导体衬底的有源区。通常，STI区是由填充在半导体衬底的沟槽内的一种或多种介电材料形成的。

采用STI区的集成电路仍存在一些缺陷，缺陷包括p型区和n型区的连接处存在漏电流。对于高电压器件来说，传统的集成电路进一步出现低击穿电压和闩锁(latch ups)。

发明内容

为了克服上述技术缺陷，一方面，本发明提供了一种器件，包括：半导体衬底；接触塞，位于所述半导体衬底上方；以及层间介电(ILD)层，位于所述半导体衬底上方，并且所述接触塞设置在所述ILD层中，其中气隙被所述ILD层的一部分和所述半导体衬底密封，并且所述气隙形成环绕所述半导体衬底的一部分的完整的气隙环。

所述的器件还包括：金属氧化物半导体(MOS)器件，位于所述半导体衬底的顶面，其中所述MOS器件包括：栅电极，位于所述半导体衬底的上方；以及源极/漏极区，邻近所述栅电极，其中，所述ILD层包括在所述栅电极和所述源极/漏极区上方延伸的第一部分和延伸到所述半导体衬底内的第二部分，并且所述气隙和所述源极/漏极区位于所述ILD层的第二部分的相对面上。

所述的器件还包括：金属氧化物半导体(MOS)器件，位于所述半导体衬底的顶面，其中所述MOS器件包括：栅电极，位于所述半导体衬底的上方，和源极/漏极区，邻近所述栅电极，其中，所述ILD层包括在所述栅电极和所述源极/漏极区上方延伸的第一部分和延伸到所述半导体衬底内的第二部分，并且所述气隙和所述源极/漏极区位于所述ILD层的第二部分的相对面上；以及位于所述源极/漏极区上方的源极/漏极硅化物区，其中，所述ILD层包括与所述源极/漏极硅化物区重叠的一部分。

所述的器件还包括：金属氧化物半导体(MOS)器件，位于所述半导体衬底的顶面，其中所述MOS器件包括：栅电极，位于所述半导体衬底的上方；以及源极/漏极区，邻近所述栅电极，其中，所述ILD层包括在所述栅电极和所述源极/漏极区上方延伸的第一部分和延伸到所述半导体衬底内的第二部分，并且所述气隙和所述源极/漏极区位于所述ILD层的第二部分的相对面上，其中，所述ILD层的第一部分和第二部分连续地连接到位于所述半导体衬底中且位于所述气隙下面的ILD层的一部分，从而形成连续的ILD区。

所述的器件还包括另一气隙，所述另一气隙位于所述半导体衬底中并且形成环绕所述半导体衬底的一部分的另一完整的气隙环，其中，完整的气隙环的一侧连接所述另一完整的气隙环的一侧。

所述的器件还包括：另一气隙，所述另一气隙位于所述半导体衬底中并且形成环绕所述半导体衬底的一部分的另一完整的气隙环，其中，完整的气隙环的一侧连接所述另一完整的气隙环的一侧；以及设置在所述半导体衬底的所述部分的表面的MOS器件。

所述的器件还包括：另一气隙，所述另一气隙位于所述半导体衬底中并且形成环绕所述半导体衬底的一部分的另一完整的气隙环，其中，完整的气隙环的一侧连接所述另一完整的气隙环的一侧；以及设置在所述半导体衬底的所述部分的表面的MOS器件，其中，所述MOS器件是高电压MOS器件，并且所述器件还包括：低电压MOS器件，位于所述半导体衬底的顶面；以及浅沟槽隔离(STI)区，延伸到所述半导体衬底内，其中所述STI区形成环绕所述低电压MOS器件的环，并且所述高电压MOS器件的击穿电压高于所述低电压MOS器件的击穿电压。

另一方面，本发明提供了一种器件，包括：半导体衬底；深沟槽，从所述半导体衬底的顶面延伸到所述半导体衬底内；金属氧化物半导体(MOS)器件，位于所述半导体衬底的顶面，其中所述MOS器件包括：栅电极，位于所述半导体衬底上方，和源极/漏极区，邻近所述栅电极和所述深沟槽；以及层间介电(ILD)层，位于所述栅电极和所述源极/漏极区上方，其中所述ILD层还延伸到所述深沟槽内，并且所述ILD层密封所述深沟槽中的气隙。

在所述的器件中，所述深沟槽的侧壁与所述深沟槽的底部形成小于90度的锐角。

所述的器件还包括位于所述ILD层中并与所述源极/漏极区电连接的接触塞。

在所述的器件中，所述ILD层包括下部和位于所述下部上方的上部，其中所述下部和所述上部包含不同的材料，并且所述下部延伸到所述深沟槽内。