[发明专利]半导体存储器件及其制造方法

说明书

本公开涉及一种半导体存储器件和形成半导体存储器件的方法。半导体存储器件包括：限定有隔离区和有源区的半导体衬底；沿着与隔离区交叉的方向上形成在半导体衬底上的栅极线；构造为在隔离区中限定气隙的覆盖层，所述气隙被定位成比半导体衬底的上表面高。

相关申请的交叉引用

本申请基于并要求2012年8月8日向韩国知识产权局提交的韩国专利申请No.10-2012-0086915的优先权，其全部公开内容通过引用并入本文。

技术领域

本发明涉及半导体存储器件及其制造方法，更具体而言涉及包括气隙的半导体存储器件及其制造方法。

背景技术

半导体存储器件包括用于储存数据的多个存储器单元和用于各种操作的器件。为了容量大和重量轻，需要高集成的半导体存储器件。尤其，存储器单元在半导体芯片中占据的面积很大，以致存储器单元的尺寸和存储器单元之间的间距的减小已经不断地成为问题。

在NAND快闪存储器件中，存储器单元以存储串为单位布置，存储串之间的空间即隔离区被绝缘材料形成的器件分隔膜填充。器件分隔膜用于阻挡相邻存储串之间的电气影响即干扰。

然而，随着半导体存储器件的集成提高，绝缘材料形成的器件分隔膜在阻挡存储串之间的干扰方面存在限制，以致半导体存储器件的可靠性会变差。

发明内容

本发明旨在提供一种能抑制半导体存储器件之间的干扰的半导体存储器件及其制造方法。一种示例性半导体存储器件包括：限定有隔离区和有源区的半导体衬底；沿着与隔离区交叉的方向形成在半导体衬底上的栅极线；被构造成在隔离区中限定气隙的覆盖层，所述气隙被定位成比半导体衬底的上表面高。一种示例性半导体存储器件包括：限定有隔离区和有源区的半导体衬底；形成在有源区的半导体衬底之上的隧道绝缘层、浮栅、覆盖层、电介质层和控制栅；形成在隔离区的半导体衬底中的沟槽；以及形成在沟槽内部的气隙，其中覆盖层限定气隙的上表面并且其中覆盖层被定位成高于半导体衬底的表面。

一种形成示例性半导体存储器件的方法，包括以下步骤：在有源区的半导体衬底上形成隧道绝缘层和浮栅；在隔离区的半导体衬底中形成沟槽；在沟槽中形成牺牲层，所述牺牲层的上表面被定位成比半导体衬底的表面高；在牺牲层之上形成覆盖层；以及通过去除牺牲层而不去除覆盖层来形成气隙。

一种示例性半导体存储器件包括：形成在半导体衬底上的多个栅极线；和形成在栅极线之间的多个覆盖层，其中覆盖层在栅极线之间限定出多个气隙。

一种形成示例性半导体存储器件的方法，包括以下步骤：在半导体衬底上形成多个栅极线；在栅极线之间的半导体衬底上交替形成牺牲层和覆盖层；以及通过去除牺牲层在栅极线之间形成由覆盖层限定的多个气隙。

根据本发明的实施例，在半导体存储器件之间形成气隙，由此抑制半导体存储器件之间的干扰。

另外，在形成气隙的方法中，通过使用牺牲层和覆盖层可以在期望的位置形成具有期望尺寸的气隙。因此，通过模拟找出使干扰最小化的位置并且在相应的位置处形成气隙，由此改善半导体存储器件的可靠性。

另外，通过在栅极线之间形成多个覆盖层，可以形成多个气隙。因此，可以同时通过所述多个气隙来使栅极线之间的干扰最小化以及通过所述多个覆盖层来防止栅极线倾斜。

上述的发明内容仅仅是说明性的，并非意图以任何方式进行限制。除了以上描述的说明性的方面和特征之外，通过参照附图和以下详细说明，另外的方面和特征将变得明显。

附图说明

通过参照附图详细描述本发明的实施例，本发明的以上和其它特征和优点对于本领域技术人员将变得明显，在附图中：

图1A至图1H是说明制造一种示例性半导体存储器件的方法的截面图；