[发明专利]芯片尺寸封装结构及其芯片尺寸封装方法

说明书

技术领域

本发明关于一种芯片尺寸封装结构及其芯片尺寸封装方法；更具体而言，本发明关于一种通过后端输出与外部电路耦合的芯片尺寸封装结构及其芯片尺寸封装方法。

背景技术

对于半导体产业而言，封装与测试被归类为后段工序，其中封装作业主要用以提供产品保护、散热、以及导通电路等功能。传统的封装作业是利用塑胶、陶磁、或金属等材料，对自圆片（Wafer）切割后的芯片（chip）进行封装，以保护芯片避免受到外界污染，并实现芯片与电子系统之间的电性连接、实体支撑以及散热等效果。

随着科技的进步，芯片也朝多元化方向发展，而在市场需求下，亦发展出许多不同的封装技术。然而，因应电子产品朝向轻薄短小以及高性能的发展趋势，传统封装技术因无法迎合现有电子产品的蜕变，而逐渐被新型封装技术所取代。在新型封装技术中，芯片尺寸封装（Chip Size Package；CSP）因具有尺寸小及成本低的潜在优势，已逐渐成为半导体封装产业的一主要封装技术。

尽管芯片尺寸封装具有相当吸引人的特点，但在技术层面上仍具有努力空间。举例而言，由于芯片尺寸封装必须满足封装完毕后所占的面积小于裸芯面积的120%的条件，故造成芯片与外部电路之间的耦合困难度相对增加。

为了克服上述问题，传统的芯片尺寸封装通过形成一重布线路层于芯片的主动面上，使得芯片上的连接垫得以通过该重布线路层耦合至外部电路，藉以简化芯片与外部电路之间的耦合复杂度。然而，随着芯片的微小化，设置重布线路层于芯片上越趋困难。因此，针对个别芯片个别设置一重布线路层，若需兼顾厚度上的考量，则因须分别在芯片的主动面及非主动面上施做相关工序而产生额外工序上的成本负担。

有鉴于此，如何改善传统的芯片尺寸封装存有芯片与外部电路之间的耦合困难度过高的问题，实为业界亟需努力的目标。

发明内容

本发明的目的在于提供一种芯片尺寸封装结构及其芯片尺寸封装方法。具体而言，本发明的芯片尺寸封装方法通过直接接合具有多个外部连接垫的一基底至一圆片的一底面，使得该圆片的一顶面的多个芯片的多个连接垫可藉由该基底的这些外部连接垫耦合至外部电路。由于该基底的工序容易，且该芯片的这些连接垫与该基底的这些外部连接垫之间的耦合困难度低，使本发明的芯片尺寸封装结构及其芯片尺寸封装方法已有效简化芯片与外部电路之间的耦合困难度。

另一方面，由于该芯片的这些连接垫是通过该基底的这些外部连接垫耦合至外部电路，故在该圆片的该底面直接接合至该基底之前，该圆片的该底面可先行进行研磨，使该圆片的厚度可研磨的更加轻薄。此外，由于多了一层基底的保护，在切割该圆片为这些芯片时，亦可减少崩裂的发生机率，使提升产品良率以及降低制造成本。

为达上述目的，本发明提供了一种芯片尺寸封装方法。该芯片尺寸封装方法包含下列步骤：

(a)研磨一圆片的一底面；

(b)设置一基底的一底面于一载具；

(c)通过一粘着层接合该已研磨圆片的该底面至该基底的一顶面；

(d)分离该基底；

(e)耦合该已研磨圆片的多个连接垫至该基底的多个外部连接垫，其中这些连接垫形成于该已研磨圆片的一顶面，且这些外部连接垫形成于该基底的一底面；以及

(f)切割该已研磨圆片及该基底为多个芯片尺寸封装结构。

为达上述目的，本发明更提供了一种芯片尺寸封装结构。该芯片尺寸封装结构包含一芯片、一基底及一粘着层。该芯片包含多个连接垫，其中这些连接垫形成于该芯片的一顶面。该基底包含多个外部连接垫，其中这些外部连接垫形成于该基底的一底面且耦合至该芯片的这些连接垫。该粘着层形成于该芯片的一底面及该基底的一顶面之间。

在参阅图示及随后描述的实施方式后，所属技术领域具通常知识者便可了解本发明的其他目的，以及本发明的技术手段及实施方式。

附图说明

图1为本发明的第一实施例的一流程图；

图2为本发明的第一实施例的一已研磨圆片1的一示意图；

图3为本发明的第一实施例的一基底3与一载具5的一接合示意图；

图4为本发明的第一实施例的已研磨圆片1与基底3的一接合示意图；

图5为本发明的第一实施例的载具5的一分离示意图；

图6为本发明的第一实施例的一芯片尺寸封装结构10a的一示意图；

图7为本发明的第一实施例的一芯片尺寸封装结构10b的一示意图；