[发明专利]芯片尺寸封装结构及其芯片尺寸封装方法

权利要求书

1.一种芯片尺寸封装（Chip Size Package；CSP）方法，包含下列步骤：

(a)研磨一圆片的一底面；

(b)设置一基底的一底面于一载具；

(c)通过一粘着层接合该已研磨圆片的该底面至该基底的一顶面；

(d)分离该载具；

(e)耦合该已研磨圆片的多个连接垫至该基底的多个外部连接垫，其中所述连接垫形成于该已研磨圆片的一顶面，且所述外部连接垫形成于该基底的一底面；以及

(f)切割该已研磨圆片及该基底为多个芯片尺寸封装结构。

2.如权利要求1所述的芯片尺寸封装方法，其中该步骤(f)是由该基底往该已研磨圆片方向切割该已研磨圆片及该基底为多个芯片尺寸封装结构。

3.如权利要求1所述的芯片尺寸封装方法，其中该基底包含一重布线路（Redistribution Layout），该重布线路耦合至该基底的所述外部连接垫至少其中之一。

4.如权利要求3所述的芯片尺寸封装方法，其中该基底的该顶面更包含多个内部连接垫，所述内部连接垫通过该重布线路耦合至所述外部连接垫，该步骤(e)更包含下列步骤：

(e1)通过一直通穿孔（Through Via）技术在该已研磨圆片的所述连接垫及所述内部连接垫之间形成多个连接通道；以及

(e2)形成一电性导通材料于各该连接通道内，使该已研磨圆片的所述连接垫耦合至所述内部连接垫，并通过该重布线路耦合至该基底的所述外部连接垫。

5.如权利要求3所述的芯片尺寸封装方法，其中该基底的该顶面更包含多个内部连接垫，所述内部连接垫通过该重布线路耦合至所述外部连接垫，该步骤(e)更包含下列步骤：

(e1)形成一图案化电性连接层于该已研磨圆片的该顶面，该图案化电性连接层耦合至该已研磨圆片的所述连接垫；

(e2)通过一直通穿孔技术在该已研磨圆片的该电性连接层及所述内部连接垫之间形成多个连接通道；

(e3)形成一电性导通材料于各该连接通道内，使该已研磨圆片的所述连接垫通过该图案化电性连接层耦合至所述内部连接垫，并通过该重布线路耦合至该基底的所述外部连接垫。

6.如权利要求3所述的芯片尺寸封装方法，其中该步骤(e)更包含下列步骤：

(e1)通过一直通穿孔技术在该已研磨圆片的所述连接垫及该基底的该底面之间形成多个连接通道，各该连接通道耦合至该基底的所述外部连接垫及该基底的重布线路至少其中之一；

(e2)形成一电性导通材料于各该连接通道内，使该已研磨圆片的所述连接垫耦合至该基底的所述外部连接垫。

7.如权利要求3所述的芯片尺寸封装方法，其中该步骤(e)更包含下列步骤：

(e1)形成一图案化电性连接层于该已研磨圆片的该顶面，该图案化电性连接层耦合至该已研磨圆片的所述连接垫；

(e2)通过一直通穿孔技术在该已研磨圆片的该图案化电性连接层及该基底的该底面之间形成多个连接通道，各该连接通道耦合至该基底的所述外部连接垫及该基底的重布线路至少其中之一；

(e3)形成一电性导通材料于各该连接通道内，使该已研磨圆片的所述连接垫通过该图案化电性连接层耦合至该基底的所述外部连接垫。

8.如权利要求3所述的芯片尺寸封装方法，其中该步骤(e)更包含下列步骤：

(e1)切割该已研磨圆片及该基底以暴露该基底的多个所述外部连接垫及该基底的重布线路其中之一于各该芯片尺寸封装结构的至少一侧边；

(e2)形成一图案化电性连接层于该已研磨圆片的该顶面并延伸至各该芯片尺寸封装结构的该至少一侧边，该图案化电性连接层耦合至该已研磨圆片的所述连接垫以及耦合至该基底的多个所述外部连接垫及该基底的重布线路其中之一，使该已研磨圆片的所述连接垫通过所述图案化电性连接层耦合至该基底的所述外部连接垫。

9.如权利要求8所述的芯片尺寸封装方法，其中各该芯片尺寸封装结构的该至少一侧边为一斜边。

10.如权利要求3所述的芯片尺寸封装方法，其中该步骤(e)更包含下列步骤：

(e1)通过一引线键合（Wire-bonding）技术耦合该已研磨圆片的所述连接垫至该基底的所述外部连接垫。