[发明专利]具有堆叠的面朝下连接的裸片的多芯片模块

说明书

相关专利申请的交叉引用

本专利申请要求2011年4月22日提交的美国专利申请序列号13/092,376的权益，其公开内容据此以引用方式并入本文。

背景技术

本发明涉及堆叠的微电子组件和制备此类组件的方法，并涉及可用于此类组件中的元件。

半导体芯片通常作为单独的预封装的单元提供。标准芯片具有扁平的矩形主体，所述主体具有大的正面，该正面具有连接到芯片的内部电路的触点。每个单独的芯片通常安装在封装内，该封装继而安装在电路面板诸如印刷电路板上，并且将芯片的触点连接至电路面板的导体。在许多常规的设计中，芯片封装在电路面板上占据的面积显著大于芯片自身的面积。

如本公开中结合具有正面的扁平芯片所述，“芯片的面积”应被理解为是指正面的面积。在“倒装芯片”设计中，芯片的正面面对封装基板（即，芯片载体）的表面，并且芯片上的触点通过焊料球或其他连接元件直接结合至芯片载体的触点。继而，芯片载体可通过覆盖在芯片正面上的端子结合至电路面板。“倒装芯片”设计提供了相对紧凑的布置方式；每个芯片在电路面板上占据的面积等于或稍大于芯片正面的面积，例如，在共同转让的美国专利5,148,265、5,148,266和5,679,977的某些实施例中所公开的，所述专利的公开内容以引用方式并入本文。

某些创新安装技术提供了与常规的倒装芯片结合技术的紧凑性接近或相等的紧凑性。可在等于或稍大于芯片自身面积的电路面板区域中容纳单个芯片的封装通常称为“芯片级封装”。

除最小化微电子组件所占据的电路面板的平面面积以外，还期望制备整体高度低或垂直于电路面板平面的尺寸较小的芯片封装。此类薄型微电子封装允许将其中安装有封装的电路面板紧邻相邻结构放置，从而产生包含电路面板的产品的整体尺寸。

已提出了多种提案以在单个封装或模块中提供多个逻辑芯片和/或存储器芯片。在常规的“多芯片模块”中，所有逻辑芯片和/或存储器芯片都并排安装在单个封装基板上，该封装基板继而可被安装至电路面板。该方法只能有限地减小芯片所占据的电路面板的总面积。所述总面积仍大于模块中各单个芯片的总表面积。

还提出了以“堆叠”布置方式封装多个芯片，即，其中多个芯片彼此叠置地放置的布置方式。在堆叠布置方式中，可将若干个芯片安装在电路面板中小于芯片总面积的区域中。某些堆叠的芯片布置方式公开于例如上述美国专利5,679,977、5,148,265和美国专利5,347,159的某些实施例中，所述专利的公开内容以引用方式并入本文。也以引用方式并入本文的美国专利4,941,033公开了其中芯片彼此堆叠并通过与芯片相关联的所谓“布线膜”上的导体彼此互连的布置方式。

尽管已在多芯片封装方面取得了进展，仍需要进行改进以便最小化尺寸并改善此类封装的性能。本发明的这些属性通过构造如下文所述的微电子组件而实现。

发明内容

根据本发明的一个方面，微电子组件可包括具有第一表面和在竖直方向上远离第一表面的第二表面的互连基板、覆盖在基板的第一表面上的至少两个逻辑芯片、以及具有其上具有触点的正面的存储器芯片。互连基板上可具有导电结构。互连基板可具有在第二表面处暴露以用于与元件连接的端子。每个逻辑芯片可在其面对互连基板的第一表面的正面处具有多个信号触点。每个逻辑芯片的信号触点可通过基板的导电结构直接电连接到其他逻辑芯片的信号触点以用于在逻辑芯片之间传输信号。该信号可代表数据或指令中的至少一者。逻辑芯片可适于同时执行进程的给定线程的一组指令。每个逻辑芯片可具有与正面相对的背面。存储器芯片的正面可面对所述至少两个逻辑芯片中的每一个的背面。存储器芯片的触点可通过基板的导电结构直接电连接到所述至少两个逻辑芯片中的至少一个的信号触点。

在具体实施例中，微电子组件还可包括中间插入体基板，其在垂直于竖直方向的水平方向上位于所述至少两个逻辑芯片的第一逻辑芯片和第二逻辑芯片之间。中间插入体基板可具有至少一个在其相对的第一表面和第二表面之间延伸穿过的导电通孔。基板的导电结构可包括至少一个导电通孔。在一个实施例中，微电子组件还可包括至少一个焊料连接件，该焊料连接件在竖直方向上从存储器芯片的正面延伸并在垂直于竖直方向的水平方向上位于所述至少两个逻辑芯片的第一逻辑芯片和第二逻辑芯片之间。基板的导电结构可包括至少一个焊料连接件。