[发明专利]用于生长半导体晶体的半导体设备和方法

说明书

技术领域

本公开涉及一种用于生长半导体晶体的半导体设备和方法。

背景技术

在支撑半导体设备的半导体衬底中，提高半导体设备的效率和性能的最大研究项目是减少在衬底上生长的半导体层的晶体缺陷并且改善半导体层的晶粒。

可以形成缓冲层来减少在晶体生长过程中的位错缺陷。为了形成缓冲层，就还需要通过掩模形成过程和刻蚀过程或再生长过程来在衬底的表面上形成图案的过程。

因此，由于额外的过程，制造过程变得复杂，并且增加了制造成本。此外，衬底表面的质量还会恶化。

发明内容

技术问题

实施例提供了一种减少过程成本并且提高衬底表面的质量的半导体设备以及高效率的半导体晶体的生长方法。

技术方案

在一个实施例中，一种半导体设备包括：基座衬底；在所述基座衬底上的图案；在所述基座衬底上的缓冲层；以及在所述缓冲层上的外延层，其中所述图案是自组装图案。

在另一个实施例中，一种半导体晶体的生长方法包括：清洗碳化硅衬底；在所述碳化硅衬底上形成自组装图案；在所述碳化硅衬底上形成缓冲层；以及在所述缓冲层上形成外延层。

在又一个实施例中，一种半导体设备包括：包括图案凹槽的基座衬底；以及在所述基座衬底上的外延层。

在再一个实施例中，一种半导体晶体的生长方法包括：清洗碳化硅衬底；在所述碳化硅衬底上形成自组装凸起；在所述碳化硅中形成图案凹槽；以及在所述碳化硅上形成外延层。

有益效果

在根据第一实施例的半导体设备中，自组装的精细图案可以形成在碳化硅衬底上，并且使用精细图案来限制位错缺陷的缓冲层也可以形成在碳化硅衬底上。因此，可以省略诸如图案化过程或再生长过程的额外过程以减少过程成本。

在根据第一实施例的半导体晶体的生长方法中，可以减少由于形成缓冲层的额外过程而引起的衬底表面的损坏以改善半导体层的晶粒。因此，可以形成能确保可靠性的高质量半导体层。

在根据第二实施例的半导体设备中，可以在碳化硅衬底中形成图案凹槽，因此通过图案凹槽可以限制形成在图案凹槽上的外延层的位错缺陷。

特别地，碳化硅衬底的基底面位错（BPD）会极大地影响半导体设备的可靠性。因此，可以形成图案凹槽来减少约50%的BPD（basal plane dislocation，基底面位错）。通过图案凹槽可以将基底面位错的一部分转化成边缘穿透位错（TED），并且基底面位错的其它部分可以扩展，然后通过与碳化硅衬底会合而终止。

因此，不需要额外地形成用于限制位错缺陷的缓冲层。因此，可以省略用于形成缓冲层的额外过程（诸如图案化过程或再生长过程）。因此，可以减少过程成本和时间。

在根据第二实施例的半导体晶体的生长方法中，可以减少由于形成缓冲层的额外过程引起的衬底表面的损坏，以改善半导体层的晶粒。因此，可以形成能确保高可靠度的高质量半导体层。

附图说明

图1是根据第一实施例的半导体设备的剖视图。

图2至7是用于说明根据第一实施例的用于生长半导体晶体的方法的剖视图。

图8和9是根据第一实施例的半导体设备的剖视图。

图10是根据第二实施例的半导体设备的剖视图。

图11至14是用于说明根据第二实施例的用于生长半导体晶体的方法的剖视图。

具体实施方式

在实施例的描述中，应该理解的是，当层（或膜）、区域、图案或衬底被称为在另一个层（或膜）、区域、垫或图案之“上”或“下”时，术语“上”和“下”包括“直接地”和“间接地”两者的意思。此外，将在附图的基础上确定各个层的“上”和“下”关系。

附图中，为了便于描述和清楚的目的，可能夸大、省略或示意性地图示各个层（或膜）、区域、图案或结构的尺寸和大小。

以下，将参照附图来详细描述示例性实施例。

将参照图1来详细描述根据第一实施例的半导体设备。图1是根据第一实施例的半导体设备的剖视图。

参照图1，根据第一实施例的半导体设备1可以包括在基座衬底10上的图案20、缓冲层30和外延层40。

基座衬底10可以是由碳化硅形成的。碳化硅的带隙和导热率比硅的带隙和导热率大。另外，碳化硅的载流子迁移率与硅的载流子迁移率相似，并且饱和电子漂移速率和耐压性比硅的饱和电子漂移速率和耐压性大。因此，碳化硅可以应用于需要高效率、高耐压和高容量的半导体设备。