[实用新型]一种集成电路及其保护电路

说明书

技术领域

本实用新型涉及电路保护技术，尤其涉及一种集成电路(IC，IntegratedCircuit)及其保护电路。

背景技术

随着电子工业的迅猛发展，越来越多的集成电路被应用于各种通信、电子设备。集成电路是将晶体管、二极管等等有源元件和电阻器、电容器等无源元件，按照一定的电路互连，集成在一块晶圆(wafer)上。大多数集成电路的晶圆采用P型掺杂衬底(P-sub，P-type doping substrate)，该P-sub通常默认连接电源地(接地)。

在集成电路输入负电压如输入电压为-6V，该集成电路的晶圆中P-sub接地，N阱(Nwell)接入的电压为输入电压时，集成电路中的PN结(PNjunction)，即P-sub与N阱之间将会产生正向偏置电压，如6V的正向偏置电压，导致PN结有过大电流通过，烧毁集成电路。

实用新型内容

有鉴于此，为解决现有技术中集成电路输入负电压时PN结电流过大的问题，本实用新型的主要目的在于提供一种集成电路及其保护电路。

为达到上述目的，本实用新型的技术方案是这样实现的：

本实用新型提供的一种集成电路的保护电路，该保护电路包括：

将自身接地节点通过第一隔离器件接入电源地的电路模块；

在集成电路输入负电压时处于截止状态的第一隔离器件；

提供电压参考基点的电源地。

本实用新型提供的一种集成电路，该集成电路包括：

将自身接地节点通过第一隔离器件接入电源地的电路模块；

在集成电路输入负电压时处于截止状态的第一隔离器件。

本实用新型提供的一种集成电路的保护电路，该电路包括：

通过第二隔离器件接入输入电压的电路模块；

在输入电压为负电压时处于截止状态的第二隔离器件；

提供电压参考基点的电源地。

上述方案中，所述第二隔离器件为在输入电压为正电压时处于导通状态的隔离器件。

上述方案中，所述第二隔离器件为肖特基二极管，所述肖特基二极管的正极连接所述电路模块的电压输入节点，负极连接所述电路模块的输入电压需求节点。

上述方案中，所述第二隔离器件为PMOS(P-Mental-Oxide-Semiconductor)，所述PMOS的栅极连接电源地，源极连接所述电路模块的电压输入节点，漏极连接所述电路模块的输入电压需求节点。

本实用新型提供的一种集成电路，该集成电路包括：

通过第二隔离器件接入输入电压的电路模块；

在输入电压为负电压时处于截止状态的第二隔离器件。

上述方案中，所述第二隔离器件为在输入电压为正电压时处于导通状态的隔离器件。

上述方案中，所述第二隔离器件为肖特基二极管，所述肖特基二极管的正极连接所述电路模块的电压输入节点，负极连接所述电路模块的输入电压需求节点。

上述方案中，所述第二隔离器件为PMOS，所述PMOS的栅极连接电源地，源极连接所述电路模块的电压输入节点，漏极连接所述电路模块的输入电压需求节点。

本实用新型提供的集成电路及其保护电路，包括：将自身接地节点通过第一隔离器件接入电源地的电路模块；在集成电路输入负电压时处于截止状态的第一隔离器件；提供电压参考基点的电源地；如此，能够在集成电路输入负电压时，使集成电路的接地节点与电源地隔离，避免在集成电路中的PN结产生正向偏置电压，从而防止PN结电流过大，保护集成电路免于烧毁。

附图说明

图1为本实用新型一种实施方案实现的集成电路的保护电路示意图；

图2为本实用新型实施例一的集成电路的保护电路示意图；

图3为本实用新型实施例二的集成电路的保护电路示意图；

图4为本实用新型实施例二中将第一隔离器件、稳压二极管、电阻与CMOS反相器电路集成在一个晶圆上的结构示意图；

图5为本实用新型另一种实施方案实现的集成电路的保护电路示意图；

图6为本实用新型实施例三的集成电路的保护电路示意图；

图7为本实用新型实施例四的集成电路的保护电路示意图。

具体实施方式

下面通过附图及具体实施例对本实用新型做进一步的详细说明。

本实用新型一种实施方案的基本思想是：在集成电路的接地节点与电源地之间设置第一隔离器件，所述第一隔离器件在集成电路输入负电压时处于截止状态，将所述接地节点与电源地隔离。