[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

衬底；

晶体管，形成于衬底中，具有漏区、栅区和源区；

栅极金属，耦接所述栅区；

源极金属，耦接所述源区，与所述栅极金属之间具有隔离间隙；和

静电放电(ESD)保护模块，形成于所述衬底的表面上方，位于所述栅极金属与所述源极金属之间，包括第一隔离层和覆盖所述第一隔离层的ESD保护层，其中所述第一隔离层将所述ESD保护层与所述晶体管隔离，ESD保护模块整体具有靠近所述源极金属一侧的第一部分和靠近所述栅极金属一侧的第二部分以及位于所述第一部分和所述第二部分之间的中间部分，所述ESD保护模块整体的厚度从所述中间部分分别向所述第一部分和所述第二部分降低，使所述ESD保护模块整体呈凸字状。

2.如权利要求1所述的半导体器件，其中所述第一隔离层具有靠近所述源极金属一侧的第一薄部、靠近所述栅极金属一侧的第二薄部和连接所述第一薄部和第二薄部并位于所述第一薄部和第二薄部之间的中间厚部，所述中间厚部的厚度大于所述第一薄部和第二薄部的厚度，使所述静电放电保护模块整体呈凸字状。

3.如权利要求1所述的半导体器件，其中所述ESD保护层包括交替排布的第一导电类型掺杂区和第二导电类型掺杂区，所述第二导电类型与所述第一导电类型相反。

4.如权利要求1所述的半导体器件，其中所述ESD保护层包括第一导电类型的中间掺杂区和由该中间掺杂区开始向该中间掺杂区的两侧对称交替排布的多个第二导电类型掺杂区和第一导电类型掺杂区，其中所述中间掺杂区位于所述中间部分的中部。

5.如权利要求3或4所述的半导体器件，其中各第一导电类型掺杂区和第二导电类型掺杂区之间形成的结位于所述中间部分。

6.如权利要求1所述的半导体器件，其中所述ESD保护层进一步包括：

第一悬浮掺杂区，位于所述第一部分的靠近所述源极金属一侧的边缘，该第一悬浮掺杂区电悬浮；和

第二悬浮掺杂区，位于所述第二部分的靠近所述栅极金属一侧的边缘，该第二悬浮掺杂区电悬浮。

7.如权利要求1所述的半导体器件，其中所述源极金属通过位于所述第一部分上方的第一通孔耦接所述ESD保护层，所述栅极金属通过位于所述第二部分上方的第二通孔耦接所述ESD保护层。

8.如权利要求1所述的半导体器件，其中：所述栅极金属具有焊盘部分和走线部分，所述第一隔离层和所述ESD保护层环绕所述焊盘部分构成闭合环状。

9.如权利要求1所述的半导体器件，其中：

所述栅极金属具有焊盘部分和走线部分；

所述栅区为槽型栅区，所述槽型栅区穿越所述衬底中位于所述ESD保护模块下方的区域到达所述焊盘部分下方；以及

所述半导体器件进一步包括在衬底的位于所述焊盘部分下方的区域中形成的槽型栅连接部，与所述槽型栅区连接，用于将所述槽型栅区耦接至所述焊盘部分。

10.一种制造半导体器件的方法，包括：

提供衬底；

在衬底中形成晶体管，包括形成晶体管的漏区、栅区和源区；

在衬底上表面形成静电放电(ESD)保护模块；以及

在所述衬底和所述ESD保护模块上方形成源极金属和栅极金属，该源极金属和该栅极金属之间具有隔离间隙；其中，

形成所述ESD保护模块的步骤包括：在所述衬底上表面形成构图的第一隔离层，该第一隔离层被构图为包括中间厚部以及分别位于中间厚部两侧的第一薄部和第二薄部；以及在所述构图的第一隔离层上形成ESD保护层，从而第一隔离层和ESD保护层整体呈凸字状。

11.如权利要求10所述的方法，其中，形成所述构图的第一隔离层包括：

在所述衬底上表面形成薄氧化层；

在所述薄氧化层上形成厚度相对较大的未构图的第一隔离层；

对该未构图的第一隔离层进行构图形成构图的第一隔离层中间厚部；

使位于该中间厚部第一侧的所述薄氧化层构成所述构图的第一隔离层的第一薄部；以及

使位于该中间厚部第二侧的所述薄氧化层构成所述构图的第一隔离层的第二薄部。