[发明专利]半导体装置及其制造方法

说明书

技术领域

本公开涉及半导体领域，特别涉及半导体装置及其制造方法。 

背景技术

随着半导体技术的发展，半导体装置不断小型化。另一方面，半导体装置的设计受到加工工艺以及设计规则的限制。 

图1示出了一种现有技术的半导体装置的结构示意图。如图1所示，衬底101包括被隔离区105、107分隔的有源区103。所述隔离区可以是沟槽隔离区，例如，浅沟槽隔离区。沟槽隔离区105、107和有源区103邻接。在有源区上形成栅极结构，其覆盖有源区的表面的一部分。栅极结构可以包括栅极绝缘层109、栅极111和用于栅极的间隔物113。 

为了降低接触电阻，优选在暴露的有源区的表面上形成硅化物层121和123。在栅极包括多晶的情况下，优选也在多晶硅栅极的表面形成硅化物层125。 

之后，在衬底上形成绝缘层111，并在绝缘层中形成到例如有源区（硅化物层）和栅极的接触孔。在接触孔中形成到例如有源区（硅化物层）和栅极的接触件117。 

然而，现有技术的半导体装置结构难以满足装置尺寸不断小型化的要求。 

具体地，在如图1所示的半导体装置中，沟槽隔离区与栅极111的边缘之间的距离X1和X2受加工工艺和设计规则的限制难以进一步减小。例如，该距离X1或X2包含栅极间隔物124的横向尺寸、接触孔（或者，接触件）的横向尺寸、以及接触孔（或者，接触件）到沟槽隔离区的距离（或者，接触件-有源区设计规则所限定的有源 区对接触孔（或者，接触件）的最小覆盖）。由于栅极泄露电流等限制，栅极间隔物的尺寸难以减小。此外，由于加工工艺和设计规则的限制，接触孔的尺寸以及接触孔到沟槽隔离区的距离两者可能有最小尺寸的限制。从而使得利用现有的技术难以进一步减小半导体装置的上述尺寸X1和X2。另一方面，要降低上述的最小尺寸，通常需要昂贵的制版、平版印刷（lithography）和蚀刻技术，例如，次世代的半导体处理技术。 

发明内容

针对现有技术中半导体装置的上述问题，本公开提供了一种新的技术，其能够有效减小半导体装置的尺寸。 

根据本公开的第一方面，一种制造半导体装置的方法，包括：提供衬底，所述衬底包括有源区和与所述有源区邻接的至少一个沟槽隔离区；在所述有源区上形成栅极结构；在所述衬底之上形成至少一个内部互连层，所述内部互连层位于所述栅极结构的侧面，并且所述内部互连层至少覆盖所述有源区的一部分和相应的沟槽隔离区的至少一部分。 

在一个优选示例中，在所述有源区上形成栅极结构的步骤包括：在所述有源区上形成栅极绝缘层、在栅极绝缘层上的栅极、以及在栅极上的硬掩模层；形成用于所述栅极的间隔物，所述间隔物位于至少所述栅极和所述硬掩模层的侧面。 

在一个优选示例中，在所述衬底上形成至少一个内部互连层的步骤包括：形成内部互连材料层，以覆盖所述沟槽隔离区、所述有源区和所述栅极结构；在所述内部互连材料层上形成图案化的硬掩模层；以所述图案化的硬掩模层图为掩模来蚀刻所述内部互连材料层，以形成所述至少一个内部互连层。 

在一个优选示例中，所述内部互连层包括多晶硅或者金属。在一个优选示例中，所述内部互连层的厚度为至在一个优选示例中，所述内部互连层还包括位于所述栅极结构中 的间隔物上的部分。 

在一个优选示例中，所述方法还包括：形成到所述内部互连层的接触件。 

在一个优选示例中，所述内部互连层包括多晶硅，并且所述方法还包括：在所述内部互连层的表面的至少一部分形成硅化物层；以及形成到所述硅化物层的接触件。 

根据本公开的第二方面，提供了一种半导体装置，包括：衬底，所述衬底包括有源区和与所述有源区邻接的至少一个沟槽隔离区；栅极结构，所述栅极结构位于所述有源区上；至少一个内部互连层，所述内部互连层位于所述衬底之上，且在所述栅极结构的侧面，并且所述内部互连层至少覆盖所述有源区的一部分和相应的沟槽隔离区的至少一部分。 

在一个优选示例中，所述栅极结构包括：栅极绝缘层，所述栅极绝缘层形成于所述有源区上；栅极，所述栅极位于所述栅极绝缘层上；以及间隔物，所述间隔物位于至少所述栅极的侧面。 

在一个优选示例中，所述栅极结构包括：栅极绝缘层，所述栅极绝缘层形成于所述有源区上；栅极，所述栅极位于所述栅极绝缘层上；硬掩模层，所述硬掩模层位于所述栅极上；以及间隔物，所述间隔物位于至少所述栅极和所述硬掩模层的侧面。 

在一个优选示例中，所述内部互连层包括多晶硅或者金属。在一个优选示例中，所述内部互连层的厚度为至