[发明专利]P型MOSFET及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体地涉及包括金属栅和高K栅介质的P型MOSFET及其制造方法。

背景技术

随着半导体技术的发展，金属氧化物半导体场效应晶体管(MOSFET)的特征尺寸不断减小。MOSFET的尺寸缩小导致栅电流泄漏的严重问题。高K栅介质的使用使得可以在保持等效氧化物厚度(EOT)不变的情形下增加栅介质的物理厚度，因而可以降低栅隧穿漏电流。然而，传统的多晶硅栅与高K栅介质不兼容。金属栅与高K栅介质一起使用不仅可以避免多晶硅栅的耗尽效应，减小栅电阻，还可以避免硼穿透，提高器件的可靠性。因此，金属栅和高K栅介质的组合在MOSFET中得到了广泛的应用。金属栅和高K栅介质的集成仍然面临许多挑战，如热稳定性问题、界面态问题。特别是由于费米钉扎效应，采用金属栅和高K栅介质的MOSFET难以获得适当低的阈值电压。

为了获得合适的阈值电压，P型MOSFET的有效功函数应当在Si的导带底附近(5.2eV左右)。对于P型MOSFET，期望选择合适的金属栅和高K栅介质的组合以实现所需的阈值电压。然而，仅仅通过材料的选择获得如此高的有效功函数是困难的。

发明内容

本发明的目的是提供一种改进的P型MOSFET及其方法，其中可以在制造过程调节P型MOSFET的有效功函数。

根据本发明的一方面，提供一种P型MOSFET的制造方法，所述方法包括：在半导体衬底中形成源/漏区；在半导体衬底上形成界面氧化物层；在界面氧化物层上形成高K栅介质；在高K栅介质上形成第一金属栅层；通过共形掺杂在第一金属栅层中注入掺杂剂；以及进行退火以改变栅叠层的有效功函数，其中栅叠层包括第一金属栅层、高K栅介质和界面氧化物层。在优选的实施例中，在P型MOSFET的金属栅层注入用于增加有效功函数的掺杂剂。

根据本发明的另一方面，提供一种P型MOSFET，包括：位于半导体衬底中的源/漏区；位于半导体衬底上的界面氧化物层；位于界面氧化物层上的高K栅介质；以及位于高K栅介质上的第一金属栅层，其中掺杂剂分布在高K栅介质与第一金属栅层之间的上界面和高K栅介质与界面氧化物之间的下界面处，并且在高K栅介质与界面氧化物之间的下界面处通过界面反应产生电偶极子，从而改变栅叠层的有效功函数，其中栅叠层包括第一金属栅层、高K栅介质和界面氧化物层。

根据本发明，一方面，在高K栅介质的上界面处聚积的掺杂剂改变了金属栅的性质，从而可以有利地调节P型MOSFET的有效功函数。另一方面，在高K栅介质的下界面处聚积的掺杂剂通过界面反应还形成合适极性的电偶极子，从而可以进一步有利地调节P型MOSFET的有效功函数。该方法获得的P型MOSFET的性能表现出良好的稳定性和显著的调节金属栅的有效功函数的作用。

附图说明

为了更好的理解本发明，将根据以下附图对本发明进行详细描述：

图1至11示意性地示出根据本发明的方法的一个实施例在制造P型MOSFET的各个阶段的半导体结构的截面图。

具体实施方式

以下将参照附图更详细地描述本发明。在下文的描述中，无论是否显示在不同实施例中，类似的部件采用相同或类似的附图标记表示。在各个附图中，为了清楚起见，附图中的各个部分没有按比例绘制。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，半导体器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。

在本申请中，术语“半导体结构”指在经历制造半导体器件的各个步骤后形成的半导体衬底和在半导体衬底上已经形成的所有层或区域。术语“源/漏区”指一个MOSFET的源区和漏区二者，并且采用相同的一个附图标记标示。术语“正掺杂剂”是指用于P型MOSFET的可以增加有效功函数的掺杂剂。

根据本发明的一个实施例，参照图1至11说明制造P型MOSFET的方法，其中示出该方法的各阶段形成的半导体结构的截面图。

在图1中所示的半导体结构已经完成了一部分CMOS工艺。在半导体衬底101(例如，Si衬底)中的一定深度位置形成P型MOSFET的N阱102。在图1所示的示例中，将N阱102示出为矩形，但实际上N阱102可能没有清晰的边界，并且可能由半导体衬底101的一部分隔开。浅沟槽隔离103限定P型MOSFET的有源区。